8位RISC MCU软核的设计
摘要
HGD08R01 MCU软核是由合肥工业大学微电子设计研究所设计的一种8位的RISC微控制器。这个软核与Microchip公司的PIC16C57兼容，能够广泛地应用于工业控制、仪器仪表、汽车工业等领域。
该软核源自于国家“九五”重点科技攻关项目课题：MCU高层语言描述及其嵌入式技术研究。
这个项目遵循了自上而下的设计流程，从系统划分、编写代码、RTL仿真、综合、门级仿真，到布局布线、电气规则检查、设计规则检查，网表比较等。在设计的不同阶段使用了不同的EDA工具，包括Cadence、Synopsys、Avantl、Modelsim、Max-plusⅡ等等。
本文介绍了HGD08R01软核的RISC体系结构、数据通道设计、时序设计以及硬布线控制设计等，同时还介绍了改软核的验证流程与方法。
MCU是嵌入式系统的心脏，由于嵌入式系统的广泛应用，掌握MCU设计技术显得非常重要。这个项目是迈向嵌入式核心技术的第一步，还有更多的工作需要做。
HGD08R01 MCU-core is developed by the Institute of VLSI Design,Hefei University of Technology,is an 8-bit RISC Microcontroller Unit. This core is compatible with PIC16C57 of Microchip. The core can be widely used in the areas of industrial control,instrumentation,and automobile and so on.
The project of developing the core comes from a national key program in science and technologies,Study on MCU High Level Language Description and embeded system technology.
The project is followed the Top-Down design way. It's from the system partition,coding,RTL simulation,synthesis,gate level simulation,to P&R,DRC,ERC,LVS,etc. We used different EDA tools on different design phase,including Cadence,Synopsys,Avant!,Modelsim,Max-plusII and so on.
The thesis introduces the architecture,datapath,hardwire control of the soft core,and introduces the verification of the soft core.
MCU is the heart of the embeded system. So it's very important to develop the technology of MCU since the embeded system is widely used in so many areas. The project is the first step going to the core technology of the embeded system,it needs more work to do.
该软核源自于国家“九五”重点科技攻关项目课题：MCU高层语言描述及其嵌入式技术研究。
这个项目遵循了自上而下的设计流程，从系统划分、编写代码、RTL仿真、综合、门级仿真，到布局布线、电气规则检查、设计规则检查，网表比较等。在设计的不同阶段使用了不同的EDA工具，包括Cadence、Synopsys、Avantl、Modelsim、Max-plusⅡ等等。
本文介绍了HGD08R01软核的RISC体系结构、数据通道设计、时序设计以及硬布线控制设计等，同时还介绍了改软核的验证流程与方法。
MCU是嵌入式系统的心脏，由于嵌入式系统的广泛应用，掌握MCU设计技术显得非常重要。这个项目是迈向嵌入式核心技术的第一步，还有更多的工作需要做。
HGD08R01 MCU-core is developed by the Institute of VLSI Design,Hefei University of Technology,is an 8-bit RISC Microcontroller Unit. This core is compatible with PIC16C57 of Microchip. The core can be widely used in the areas of industrial control,instrumentation,and automobile and so on.
The project of developing the core comes from a national key program in science and technologies,Study on MCU High Level Language Description and embeded system technology.
The project is followed the Top-Down design way. It's from the system partition,coding,RTL simulation,synthesis,gate level simulation,to P&R,DRC,ERC,LVS,etc. We used different EDA tools on different design phase,including Cadence,Synopsys,Avant!,Modelsim,Max-plusII and so on.
The thesis introduces the architecture,datapath,hardwire control of the soft core,and introduces the verification of the soft core.
MCU is the heart of the embeded system. So it's very important to develop the technology of MCU since the embeded system is widely used in so many areas. The project is the first step going to the core technology of the embeded system,it needs more work to do.
引文
[1] 张亮编著，《数字电路设计与Verilog HDL》，人民邮电出版社，2000年6月。
[2] 杨之廉，申明编著，《超大规模集成电路设计方法学导论》，清华大学出版社，1999年3月。
[3] 宋万杰，罗丰，吴顺君编著，《CPLD技术及应用》，西安电子科技大学出版社，1999年9月。
[4] 夏宇闻编著，《从算法设计到硬线逻辑的实现——复杂数字逻辑系统的Verilog HDL设计技术和方法》，高等教育出版社，2001年2月。
[5] 窦振中，汪立森，PIC系列单片机应用设计与实例，北京航空航天大学出版社，1998年8月。
[6] 王爱英主编，《计算机组成与结构》，清华大学出版社，1996年3月。
[7] 张明编著，《Verilog HDL实用教程》，电子科技大学出版社，1999年11月。
[8] 夏宇闻著，《复杂系统数字电路与系统的Verilog HDL设计技术》，北京航空航天大学出版社，1998年。
[9] J.Bhasker,《A Verilog HDL Primer》, Star Galaxy Publishing, 2000年7月。
[10] Eli Sternheim著，《Digital Design and Synthesis with Verilog HDL》，Automata Publishing Company，1993年。
[11] William Stallings著，《Computer Organization&Architercture: Design for Performance》，Prentice Hall，1999年9月。
[12] 樊昌信编著，《数字专用集成电路设计》，人民邮电出版社，1993年12月。
[13] 薛宏熙，边计年，苏明著，《数字系统设计自动化》，清华大学出版社，1996年10月。
[14] 王效平，刘捷臣，集成电路进入片上系统时代，微处理机，2000
[15] 宋万杰，罗丰，吴顺君编译，《CPLD技术及其应用》，西安电子科技大学出版社，1999年9月。
[16] Farzad Nekoogar著，《Timing Verification of Application Specific Integrated Circuits(ASICs)》，Prentice Hall，1999年9月。
[17] Bob Zeidman著，《Verilog Designer's Library》，Prentice Hall PTR，1999年。
[18] Victor P. Nelson, H. Troy Nagle著，《Digital Logic Circuit Analysis & Design》，Prentice Hall, 1997年12月。
[19] John M. Yarbrough著，《Digital Logic Applications and Design》，机械工业出版社，2000年4月。
[20] 栾铭，高明伦，工业控制芯片中状态机的描述方法，第三届全球智能控制与自动化大会，2000年合肥。
[21] 钟旭恒，高明伦，基于数据通道流程图的硬布线控制设计，微电子与计算机，2001年第5期
[22] 刘方海，高明伦，王晓蕾，栾铭，测试自动化在MCU设计中的应用微电子学与计算机，2001年第4期。
[23] 胡永华，高明伦，张溯，微处理器系统级设计中的时钟网络实现方法，微电子学与计算机，2001年第3期。
[24] 边计年，薛宏熙译，《用VHDL设计电子线路》，清华大学出版社，2000年。
[25] 高明伦，张溯，刘聪，SOC中的IP重用技术与IP核标准化，中国集成电路2001年第12期。
[26] 钟涛，孙天亮，王豪才，基于知识产权的嵌入系统设计，中国集成电路2001年第12期。
[27] 陆思安，史铮，何乐年，严晓浪，基于系统核优化的系统芯片SOC设计，中国集成电路2001年第12期。
[28] IEEE design automation standard committee.IEEE Standard Hardware Description Language Based on Verilog(?) Hardware Description Language.IEEE.1996.
[29] IEEE P1364.1/D1.4 Draft Standard for Verilog(?) Register Transfer Level Synthesis.IEEE.1999
[2] 杨之廉，申明编著，《超大规模集成电路设计方法学导论》，清华大学出版社，1999年3月。
[3] 宋万杰，罗丰，吴顺君编著，《CPLD技术及应用》，西安电子科技大学出版社，1999年9月。
[4] 夏宇闻编著，《从算法设计到硬线逻辑的实现——复杂数字逻辑系统的Verilog HDL设计技术和方法》，高等教育出版社，2001年2月。
[5] 窦振中，汪立森，PIC系列单片机应用设计与实例，北京航空航天大学出版社，1998年8月。
[6] 王爱英主编，《计算机组成与结构》，清华大学出版社，1996年3月。
[7] 张明编著，《Verilog HDL实用教程》，电子科技大学出版社，1999年11月。
[8] 夏宇闻著，《复杂系统数字电路与系统的Verilog HDL设计技术》，北京航空航天大学出版社，1998年。
[9] J.Bhasker,《A Verilog HDL Primer》, Star Galaxy Publishing, 2000年7月。
[10] Eli Sternheim著，《Digital Design and Synthesis with Verilog HDL》，Automata Publishing Company，1993年。
[11] William Stallings著，《Computer Organization&Architercture: Design for Performance》，Prentice Hall，1999年9月。
[12] 樊昌信编著，《数字专用集成电路设计》，人民邮电出版社，1993年12月。
[13] 薛宏熙，边计年，苏明著，《数字系统设计自动化》，清华大学出版社，1996年10月。
[14] 王效平，刘捷臣，集成电路进入片上系统时代，微处理机，2000
[15] 宋万杰，罗丰，吴顺君编译，《CPLD技术及其应用》，西安电子科技大学出版社，1999年9月。
[16] Farzad Nekoogar著，《Timing Verification of Application Specific Integrated Circuits(ASICs)》，Prentice Hall，1999年9月。
[17] Bob Zeidman著，《Verilog Designer's Library》，Prentice Hall PTR，1999年。
[18] Victor P. Nelson, H. Troy Nagle著，《Digital Logic Circuit Analysis & Design》，Prentice Hall, 1997年12月。
[19] John M. Yarbrough著，《Digital Logic Applications and Design》，机械工业出版社，2000年4月。
[20] 栾铭，高明伦，工业控制芯片中状态机的描述方法，第三届全球智能控制与自动化大会，2000年合肥。
[21] 钟旭恒，高明伦，基于数据通道流程图的硬布线控制设计，微电子与计算机，2001年第5期
[22] 刘方海，高明伦，王晓蕾，栾铭，测试自动化在MCU设计中的应用微电子学与计算机，2001年第4期。
[23] 胡永华，高明伦，张溯，微处理器系统级设计中的时钟网络实现方法，微电子学与计算机，2001年第3期。
[24] 边计年，薛宏熙译，《用VHDL设计电子线路》，清华大学出版社，2000年。
[25] 高明伦，张溯，刘聪，SOC中的IP重用技术与IP核标准化，中国集成电路2001年第12期。
[26] 钟涛，孙天亮，王豪才，基于知识产权的嵌入系统设计，中国集成电路2001年第12期。
[27] 陆思安，史铮，何乐年，严晓浪，基于系统核优化的系统芯片SOC设计，中国集成电路2001年第12期。
[28] IEEE design automation standard committee.IEEE Standard Hardware Description Language Based on Verilog(?) Hardware Description Language.IEEE.1996.
[29] IEEE P1364.1/D1.4 Draft Standard for Verilog(?) Register Transfer Level Synthesis.IEEE.1999