基于码密度法的FPGA进位链时延标定

详细信息    查看全文 | 推荐本文 |

英文篇名：Calibration of FPGA carry chain delay based on code density method 作者：蔡东东 ; 何在民 ; 刘正阳 ; 樊战友 ; 武文俊 英文作者：CAI Dong-dong;HE Zai-min;LIU Zheng-yang;FAN Zhan-you;WU Wen-jun;National Time Service Center, Chinese Academy of Sciences;Key Laboratory of Time and Frequency Primary Standards, Chinese Academy of Sciences;University of Chinese Academy of Sciences; 关键词：现场可编程门阵列 ; 时间数字转换 ; 码密度法 ; 时间间隔测量 ; 专用进位链 英文关键词：field-programmable gate array(FPGA);;time-to-digital conversion(TDC);;code density method;;time interval measurement;;dedicated carry chain 中文刊名：时间频率学报 英文刊名：Journal of Time and Frequency 机构：中国科学院国家授时中心;中国科学院时间频率基准重点实验室;中国科学院大学; 出版日期：2019-07-15 出版单位：时间频率学报 年：2019 期：03 基金：中国科学院“西部之光”人才培养计划西部青年学者A类资助项目(XAB2017A05);; 国家自然科学基金资助项目(11703030) 语种：中文; 页：56-63 页数：8 CN：61-1405/P ISSN：1674-0637 分类号：TN791

摘要

现场可编程门阵列(FPGA)内部专用进位链资源可应用于时间数字转换(TDC)的高精度测量。各级专用进位链的延迟时间很小,一般量级为数十皮秒至一百多皮秒。基于FPGA实现TDC精密测量要解决的一个核心问题是如何精确标定各级进位链的延迟时间,码密度法是实现延迟时间标定行之有效的手段之一。基于EP2S60F1020C4芯片,通过向进位链输入基准时钟周期范围内大量的随机脉冲,经统计处理得到每一级进位链单元的延迟时间。测试表明,延迟时间测量的分辨率为42.6 ps。
        The dedicated carry chain resources inside the field-programmable gate array(FPGA) can be applied for the high-precision measurement of time-to-digital conversion(TDC). The delay time for dedicated carry chains at all levels is very tiny, typically ranging from a few tens of picoseconds to one hundred picoseconds. One of the key issues to be solved in FPGA based TDC precision measurement is how to calibrate the delay time in all stages of the carry chain accurately. The code density method is one of the most effective ways to implement the delay time calibration. Based on the EP2S60F1020C4 chip, a large number of random pulses within a certain period of time are input into the carry chain, and the delay time at each level of carry chain unit is obtained by statistical processing. Tests have shown that the resolution of the delay time measurement is 42.6 ps.

引文

[1]安琪.粒子物理实验中的精密时间间隔测量[J].核技术, 2006, 29(6):453-462.
    [2]PAN W B, GONG G H, LI J M. A 20-ps time-to-digital converter(TDC)implemented in field-programmable gate array(FPGA)with automatic temperature correction[J]. IEEE Transactions on Nuclear Science, 2014, 61(3):1468-1473.
    [3]WU J Y. Several key issues on implementing delay line based TDCs using FPGAs[J]. IEEE Transactions on Nuclear Science,2014, 57(3):1543-1548.
    [4]贾云飞,钟志鹏,许孟强,等.基于码密度法的时间数字转换器非线性校正方法研究[J].测控技术, 2015, 34(1):142-145.
    [5]潘维斌. LHAASO实验高精度时间测量系统研究[D].北京:清华大学, 2014.
    [6]沈奇.量子通信中的精密时间测量技术研究[D].合肥:中国科学技术大学, 2013.
    [7]黄海舰.基于FPGA时间内插技术的TDC设计[D].武汉:华中师范大学物理科学与技术学院, 2013.
    [8]许孟强.基于FPGA进位链的高精度测时仪研制[D].南京:南京理工大学, 2014.
    [9]方穗明,王占仓.码密度法测量模数转换器的静态参数[J].北京工业大学学报, 2006, 32(11):977-981.