基于VerilogHDL的DDR2SDRAM控制器设计

详细信息   全文下载|推荐本文 |

• 出版年：2010
• 作者：周亮；王娟；胡畅华；杨明武；高挺挺
• 单位1：合肥工业大学电子科学与应用物理学院
• 出生年：1984
• 学历：硕士生
• 语种：中文
• 作者关键词：DDR2 SDRAM；控制器；Verilog HDL；FPGA
• 起始页：1253
• 总页数：4
• 刊名：合肥工业大学学报（自然科学版）
• 是否内版：否
• 刊频：月刊
• 创刊时间：1956
• 主管单位：中华人民共和国教育部
• 主办单位：合肥工业大学
• 主编：何晓雄
• 地址：合肥市屯溪路193号
• 邮编：230009
• 电子信箱：hefe@chinajournal.net.cn；XBZK@hfut.edu.cn
• 卷：33
• 期：8
• 期刊索取号：P806.6 223
• 数据库收录：美国《化学文摘》(CA)收录；美国《数学评论》(MR)收录；俄罗斯《文摘杂志》(AJ)收录；德国《数学文摘》(Zbl MATH)收录；美国《剑桥科学文摘》(CSA)收录；中国科技论文统计源期刊（中国科技核心期刊）来源期刊；中国科学引文数据库(CSCD)来源期刊；中国科技论文与引文数据库(CSTPCD)来源期刊；中国期刊全文数据库(CJFD)来源期刊；中国学术期刊综合评价数据库(CAJCED)来源期刊；中文科技期刊数据库来源期刊；中国知网（CNKI)全文收录；万方数据——数字化期刊群全文收录；维普信息资源系
• 核心期刊：中文核心期刊；中国科技核心期刊

摘要

文章对适用DDR2SDRAM控制器的结构、接口和时序进行了深入研究与分析，总结出一些控制器的关键技术特性，然后采用了自顶向下（TOP-DOWN）的设计方法，用Verilog硬件描述语言实现控制器，随后在Modelsim6.1上通过软件功能仿真，用Synopsys公司的DC进行综合，通过Altera公司的FPGA进行硬件验证，结果表明控制器能完全胜任对DDR2 SDRAM的控制。