存储器与FPGA接口互连的信号完整性设计

详细信息    查看全文 | 推荐本文 |

	作者：王文磊 ; 陈章进 ; 季渊 ; 黄舒平 关键词：信号完整性 ; 印刷电路板 ; 单端信号 ; 高速传输 英文关键词：signal integrity;;printed circuit board;;single-ended;;high-speed transmission 中文刊名：GYKJ 英文刊名：Industrial Control Computer 机构：上海大学上海大学微电子研究与开发中心;上海大学上海大学计算中心;上海昀光微电子有限公司; 出版日期：2019-02-25 出版单位：工业控制计算机 年：2019 期：v.32 基金：国家自然科学基金项目(61674100);国家自然科学基金项目(61774101) 语种：中文; 页：GYKJ201902001 页数：4 CN：02 ISSN：32-1764/TP 分类号：4-6+9

摘要

随着芯片性能的提升,芯片数据传输速率越来越高,高速信号导致信号串扰、振铃等一系列信号完整性问题。针对高性能FPGA与高性能存储器之间的电路接口设计,提出了一套在FPGA控制器极限频率工作下的单端信号阻抗匹配以及传输线设计仿真方案,实现单根数据线传输速率达到800MHz。利用Cadence Sigrity软件对接口电路建立模型,进行传输线串扰,阻抗匹配仿真,验证了设计方案的可行性。
        With the improvement of chip performance,chip data transmission rate is higher and higher.High speed signal has a series of signal integrity problems such as signal crosstalk and ringing.Aim at the design of The circuit interface between high-performance FPGA and high-performance memory,in this paper,a simulation scheme for single ended impedance matching and design of transmission line is presented.Single data line transmission rate is up to 800 MHz.

引文

[1]海特,巴克.工程电磁场:第8版[M].赵彦珍,杨黎晖,陈锋,等,译.西安:西安交通大学出版社,2013:243-245
    [2]吴昊,陈少昌,王杰玉.高速数字系统的串扰问题分析[J].现代电子技术,2009,32(1):170-173
    [3]David K. Cheng.电磁场与电磁波[M].何业军,桂良启,译.北京:清华大学出版社,2013.2
    [4]Eric Bogatin.信号完整性分析[M].李玉山,李丽平,译.北京:电子工业出版社,2006
    [5]约翰逊,格雷厄姆.高速数字设计[M].沈立,朱来文,陈宏伟,译.北京:电子工业出版社,2010(4):328-333
    [6]EIA Standard. ANSI/EIA-655-A-1999, I/O buffer information specification(IBIS)version3.2[S]. The IBIS Open Forum, 1999
    [7]佟星元,朱樟明,杨银堂,等.信号完整性设计中的抖动与振铃消除技术[J].西安电子科技大学学报:自然科学版,2012,39(6):136-141
    [8]陈兰兵,钟章民,等.Cadence高速电路设计:Allegro Sigrity SI/PI/EMI设计指南[M].北京:电子工业出版社,2014
    [9]金帅,韩连刚,谢锡海.DDR3与FPGA接口的高速电路板信号完整性分析[J].现代电子技术,2017,40(22):10-13