基于Verilog语言的4位二进制可逆计数器的设计
详细信息    查看全文 | 推荐本文 |
  • 作者：杨柳 ; 李百伦 ; 徐杨 ; 李鹏飞 ; 殷海博 ; 葛楠
  • 关键词：Verilog-HDL ; EDA ; FPGA ; 开发板 ; 仿真
  • 中文刊名：DNZS
  • 英文刊名：Computer Knowledge and Technology
  • 机构：大连理工大学城市学院;
  • 出版日期：2019-03-25
  • 出版单位：电脑知识与技术
  • 年：2019
  • 期：v.15
  • 语种：中文;
  • 页：DNZS201909095
  • 页数：2
  • CN：09
  • ISSN：34-1205/TP
  • 分类号：225-226
摘要
此次设计介绍了Verilog-HDL语言在可逆计数器的具体应用,给出了仿真波形并下载到FPGA开发板上实际进行验证。说明了实现电子电路的自动化设计(EDA)过程和EDA技术在现代数字系统中的重要地位及作用.
        
引文
[1]邹道胜,朱如琪,陈赜.CPLD/FPGA与ASIC设计实践教程[M].2版.北京:科学出版社,2010.

© 2004-2018 中国地质图书馆版权所有 京ICP备05064691号 京公网安备11010802017129号

地址：北京市海淀区学院路29号 邮编：100083

电话：办公室：(+86 10)66554848；文献借阅、咨询服务、科技查新：66554700