基于SHA-1算法的硬件设计及实现
|
摘要
SHA-1(Secure Hash Algorithm)是一种非常流行的安全散列算法,为了满足各种应用对SHA-1算法计算速度的需要,该文围绕Hash函数,基于本课题组的密文取情平台,对SHA-1算法进行深入研究,面向Xilinx K7 410T FPGA芯片设计SHA-1算法实现结构,完成SHA-1算法编程,进行测试和后续应用。该算法在FPGA上实现,可以实现3.2 G bit/s的吞吐率,最大时钟频率为95 MHz。仿真结果表明,与其它硬件设计相比,该算法在不影响原算法的安全的基础上可以获得更高的运行速度和吞吐量。
SHA-1 algorithm is the most commonly used secure hash algorithms, in order to meet the needs of higher operation speed, This paper around the Hash function, based on the research platform for the cipher text take affection, to conduct the thorough research to the SHA-1 algorithm, facing the Xilinx K7 SHA-1 410 t the FPGA chip design algorithm structure for testing and subsequent applications. The algorithm on the FPGA implementation, it can implement the throughput of 3.2 G bit/s, maximum clock frequency of 95 MHZ. The simulation results show that compared with other hardware design, the algorithm without affecting the safety of the original algorithm on the basis of higher speed and throughput can be obtained.
SHA-1 algorithm is the most commonly used secure hash algorithms, in order to meet the needs of higher operation speed, This paper around the Hash function, based on the research platform for the cipher text take affection, to conduct the thorough research to the SHA-1 algorithm, facing the Xilinx K7 SHA-1 410 t the FPGA chip design algorithm structure for testing and subsequent applications. The algorithm on the FPGA implementation, it can implement the throughput of 3.2 G bit/s, maximum clock frequency of 95 MHZ. The simulation results show that compared with other hardware design, the algorithm without affecting the safety of the original algorithm on the basis of higher speed and throughput can be obtained.
引文
[1]刘飞.Hash函数研究与设计[D].南京:南京航空航天大学,2012.
[2]郑佳敏.基于SHA-256算法的嵌入式软件保护技术研究[D].上海:华东师范大学,2014.
[3]黎琳.MD4算法分析[J].信息安全,2007(4):16-17.
[4]刘天亮,康绯,祝跃飞.Hash函数统一分析模型的研究[J].信息工程大学学报,2008(2):44-45.
[5]黄谆,白国强,陈弘毅.快速实现SHA-1算法的硬件结构[J].清华大学学报:自然科学版,2005,45(1):124-125.
[6]吴文玲,冯登国,张文涛.分组密码的设计与分析[M].北京:清华大学出版社,2012.
[7]冯登国,林东岱,吴文玲.欧洲信息安全算法工程[M].北京:科学出版社,2013.
[8]李延延.Haval及部分新Hash函数的分析.[D].济南:山东师范学院,2011.
[9]黎琳.Hash函数RIPEMD-12和HMAC-MD4的安全性分析[D].济南:山东大学,2012.
[10]薛也.FPGA实现的一种SHA-1优化杂凑算法[J].计算机科学,2014,3(7):4-6.
[11]刘胜利,肖达.一种改进的分段哈希算法[J].计算机工程,2015,13(2):36-42.
[12]赵硕.基于SHA-1的加密算法[J].齐齐哈尔大学学报,2014,47(8):5-14.
[13]吴文玲,冯登国,卿斯汉.简评美国公布的15个AES候选算法[J].软件学报,1999,19(3):1-8.
[14]李磊,韩文报.FPGA上SHA-1算法的流水线结构实现[J].计算机科学,2011,38(7):7-9.
[15]何建华.FPGA上SHA算法和AES算法的优化实现技术研究[D].广州:华南理工大学,2011.
[16]周琴琴.基于Hash函数的MD5和SHA-1加密算法研究极其硬件实现[D].安徽:安徽大学,2012.
[2]郑佳敏.基于SHA-256算法的嵌入式软件保护技术研究[D].上海:华东师范大学,2014.
[3]黎琳.MD4算法分析[J].信息安全,2007(4):16-17.
[4]刘天亮,康绯,祝跃飞.Hash函数统一分析模型的研究[J].信息工程大学学报,2008(2):44-45.
[5]黄谆,白国强,陈弘毅.快速实现SHA-1算法的硬件结构[J].清华大学学报:自然科学版,2005,45(1):124-125.
[6]吴文玲,冯登国,张文涛.分组密码的设计与分析[M].北京:清华大学出版社,2012.
[7]冯登国,林东岱,吴文玲.欧洲信息安全算法工程[M].北京:科学出版社,2013.
[8]李延延.Haval及部分新Hash函数的分析.[D].济南:山东师范学院,2011.
[9]黎琳.Hash函数RIPEMD-12和HMAC-MD4的安全性分析[D].济南:山东大学,2012.
[10]薛也.FPGA实现的一种SHA-1优化杂凑算法[J].计算机科学,2014,3(7):4-6.
[11]刘胜利,肖达.一种改进的分段哈希算法[J].计算机工程,2015,13(2):36-42.
[12]赵硕.基于SHA-1的加密算法[J].齐齐哈尔大学学报,2014,47(8):5-14.
[13]吴文玲,冯登国,卿斯汉.简评美国公布的15个AES候选算法[J].软件学报,1999,19(3):1-8.
[14]李磊,韩文报.FPGA上SHA-1算法的流水线结构实现[J].计算机科学,2011,38(7):7-9.
[15]何建华.FPGA上SHA算法和AES算法的优化实现技术研究[D].广州:华南理工大学,2011.
[16]周琴琴.基于Hash函数的MD5和SHA-1加密算法研究极其硬件实现[D].安徽:安徽大学,2012.