二进制译码器的级联分析及研究

详细信息    查看全文 | 推荐本文 |

英文篇名：The Analysis of Cascade of Binary Decode 作者：单嵛琼 英文作者：SHAN Yu-qiong;School of Physics and Electronic &Information Engineering,Zhaotong University; 关键词：译码器 ; 级联 ; 输入端 ; 输出端 英文关键词：decoder;;cascade;;input terminal;;output terminal 中文刊名：ZTSF 英文刊名：Journal of Zhaotong University 机构：昭通学院物理与电子信息工程学院; 出版日期：2014-10-25 出版单位：昭通学院学报 年：2014 期：v.36;No.156 语种：中文; 页：ZTSF201405009 页数：5 CN：05 ISSN：53-1225/G4 分类号：44-48

摘要

将多片74LS138单片集成3线—8线译码器级联构成不同的译码器,能够灵活、有效地扩大译码器的使用范围.不同的74LS138进行级联时,任何时候只允许一个译码器工作,译码器的工作状态由其选通控制端决定.
        Integrate many 3-8 line decoders composed of single 74LS138 chip with cascade to be different decoders,which can expand the usage of decoders effectively.In the cascade of different 74LS138 chips,only one decoder is allowed to work anytime.The working state of decoder is determined by its pass control terminal.

引文

[1]余孟尝.数字电子技术教程[M].北京:清华大学出版社,1985:140—146.
    [2]阎石.数字电子技术教程[M].北京:清华大学出版社,2007:109—113.
    [3]黄庆元.数字电子技术教程[M].西安:陕西师范大学出版社,1995:81—89.
    [4]朱传琴.电子技术教程[M].北京:中国电力出版社出版社,2011:157—161.
    [5]司淑梅.电子技术基础[M].上海:复旦大学大学出版社,2008:160—164.
    [6]王正伟.数字逻辑电路设计[M].北京:清华大学出版社,2011:79—82