SOC中IP核设计关键技术研究与实现
摘要
本文着重研究了数字系统设计的相关技术和IP核的设计方法,分析了MCU的体系结构,编程仿真的环境和工具,用可编程逻辑器件进行硬件验证的技术方法。通过这样的技术过程,对MCU中的关键模块进行设计和验证,完成了对SOC中IP核设计关键技术的研究与实现。
论文从应用的角度分析了SOC及P核的相关技术,包括软硬件协同设计、IP核复用、EDA技术、层次模块设计、逻辑综合和仿真验证。研究了以PIC17C42为原型的MCU的体系结构和指令系统,对各P核按层次和模块进行了结构和功能的划分。对MCU中的关键模块ALU模块、PC模块、串口模块和中断模块详细进行了功能分析,完成了各模块的结构设计和算法描述。优化了系统性能,降低了功耗。最后实现了各模块的的RTL级代码描述,并基于FPGA完成了电路综合及仿真验证。
本设计采用自上而下的设计方法,用硬件描述语言Verilog HDL实现RTL级可综合代码。采用QuartusII作为设计开发环境实现代码编写和仿真验证,用Synplify完成电路综合。通过验证,本论文完成的模块在功能和时序上均符合要求,并可根据实际应用进行修改,实现了可复用的IP核,并归纳总结了进行SOC中IP核设计的技术和方法,为后续深入开展SOC设计的工作做好了准备。
This paper has researched the technology of digital system design and the method of IP core design. It also have analyzed the architecture of MCU, the environment and tools of programming and simulation, the methods of using Programmable Logic Device to verify hardware. Following these processes, the key modules of MCU have been designed and verified. The key technology of IP design of SOC has been researched and accomplished.
The paper has analyzed the technology of SOC and IP core, including Software/Hardware Co-design, IP reusing, EDA technology, level module design, logic synthesize and simulation. Analysis of architecture, instruction of PIC17C42 MCU has been implemented. Divided the architecture and function of IP cores by levels and modules. The function analysis of key modules of MCU, including ALU module, PC module, USART module, Interrupt module, and the architecture design, the algorithm description have been implemented. Optimized the system performance, reduced the power consumption. The RTL describing of all modules is realized. The synthesize and simulation based on FPGA have been done.
Using the Top Down method and Verilog HDL to realize RTL synthesizable codes. The design software for coding and simulation is QuartusⅡ, and the synthesize tool is Synplify. By verification, the function and timing of all modules were meeting the requirements and could be modified by using. Attained the reusing IP core. Summarized the technologies and methods of IP. Got ready for the following research of SOC design.
论文从应用的角度分析了SOC及P核的相关技术,包括软硬件协同设计、IP核复用、EDA技术、层次模块设计、逻辑综合和仿真验证。研究了以PIC17C42为原型的MCU的体系结构和指令系统,对各P核按层次和模块进行了结构和功能的划分。对MCU中的关键模块ALU模块、PC模块、串口模块和中断模块详细进行了功能分析,完成了各模块的结构设计和算法描述。优化了系统性能,降低了功耗。最后实现了各模块的的RTL级代码描述,并基于FPGA完成了电路综合及仿真验证。
本设计采用自上而下的设计方法,用硬件描述语言Verilog HDL实现RTL级可综合代码。采用QuartusII作为设计开发环境实现代码编写和仿真验证,用Synplify完成电路综合。通过验证,本论文完成的模块在功能和时序上均符合要求,并可根据实际应用进行修改,实现了可复用的IP核,并归纳总结了进行SOC中IP核设计的技术和方法,为后续深入开展SOC设计的工作做好了准备。
This paper has researched the technology of digital system design and the method of IP core design. It also have analyzed the architecture of MCU, the environment and tools of programming and simulation, the methods of using Programmable Logic Device to verify hardware. Following these processes, the key modules of MCU have been designed and verified. The key technology of IP design of SOC has been researched and accomplished.
The paper has analyzed the technology of SOC and IP core, including Software/Hardware Co-design, IP reusing, EDA technology, level module design, logic synthesize and simulation. Analysis of architecture, instruction of PIC17C42 MCU has been implemented. Divided the architecture and function of IP cores by levels and modules. The function analysis of key modules of MCU, including ALU module, PC module, USART module, Interrupt module, and the architecture design, the algorithm description have been implemented. Optimized the system performance, reduced the power consumption. The RTL describing of all modules is realized. The synthesize and simulation based on FPGA have been done.
Using the Top Down method and Verilog HDL to realize RTL synthesizable codes. The design software for coding and simulation is QuartusⅡ, and the synthesize tool is Synplify. By verification, the function and timing of all modules were meeting the requirements and could be modified by using. Attained the reusing IP core. Summarized the technologies and methods of IP. Got ready for the following research of SOC design.
引文
[1]马广胜,冯刚.SOC设计与IP核重用技术.2006年8月第一版.北京：国防工业出版社,2006.3-6。
[2]郭炜,郭筝,谢憬.SOC设计方法与实现.2007年6月第一版.北京：电子工业出版社,2007.77-79。
[3]于敦山,盛世敏,田泽.SOC设计与测试.2003年8月第一版.北京：北京航空航天大学出版社,2003.12-13。
[4]褚振勇,翁木云.FPGA设计及应用.2002年7月第一版.西安：西安电子科技大学出版社,2004.1-6。
[5]李东生.电子设计自动化与IC设计.2004年8月第一版.北京：高等教育出版社,2004.2-8。
[6]王丹,童如松.电子设计自动化手册.2005年3月第一版.北京：电子工业出版社,2005.73-74。
[7]夏宇闻.Verilog数字系统设计教程.2003年7月第一版.北京：北京航空航天大学出版社,2006.1-6。
[8]曾繁泰.EDA工程的理论与实践.2004年2月第一版.北京：电子工业出版社,2004.119-120。
[9]任爱锋,初秀琴,常存等. 基于FPGA的嵌入式系统设计.2004年第一版.西安：西安电子科技大学出版社,2004.60-64。
[10]沈理.SOC/ASIC设计、验证和测试方法学.2006年3月第一版.广州：中山大学出版社,2006.16-20。
[11]孙海平,丁健.系统芯片验证方法与技术.2005年1月第一版.北京：电子工业出版社,2005.6-12。
[12]李亚民.计算机组成与系统结构.2000年4月第一版.北京：清华大学出版社,2000.91-95。
[13]鲍家元,毛文林.数字逻辑.2002年9月第2版.北京：高等教育出版社,2002.157-162。
[14]余锡存,曹国华.单片机原理及接口技术.2000年7月第一版.西安：西安电子科技大学出版社,2002.93-94。
[15]刘乐善,欧阳星明,刘学清.微型计算机接口技术及应用.2000年4月第一版.武汉：华中科技大学出版社,2004.207-211。
[16]王志华,邓仰东,数字集成系统的结构化设计与高层次综合.2000年第一 版.北京：清华大学出版社,2000。
[17]王爱英.计算机组成原理与结构.1998年第2版.北京：清华大学出版社,1998。
[18]李兰友,万振凯,李静东.微型计算机原理与接口技术.2003年11月第一版.北京：清华大学出版社,2003。
[19]唐朔飞.计算机组成原理.2000年7月第一版.北京：高等教育出版社,2003。
[20]郑学坚,周斌.微型计算机原理及应用.2001年6月第三版.北京：清华大学出版社,2003。
[21]John F. Wakerly. DIGITAL DESIGN.2001年5月第三版.北京:高等教 育出版社,2001。
[22]孙玉芳,梁彬,罗保国等.嵌入式计算系统设计原理.2002年2月第一版.北京：机械工业出版社,2002。
[23]王志华,邓仰东.数字集成系统的结构化设计与高层次综合.2000年7月第一版.北京：清华大学出版社,2000。
[24]宋万杰,罗丰,吴顺军.CPLD技术及其应用.1999年月第一版.西安：西安电子科技大学出版社,2000。
[25]吴武臣,侯立刚.复杂SOC设计.2006年第一版.北京：机械工业出版社,2006。
[26]Byung In MOON, Dong Ryul RYU, Jong Wook HONG. A 32-bit RISC Microprocessor With DSP Functionlity:Rapid Prototyping. IEICE TRANS. FUNDAMENTALS. VOL. E84-A, NO.5 MAY 2001.1339-1346.
[27]Jaewon Oh Massoud Pedram. Gated Clock Pounting for Low-Power Microprocessor Design. IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS. VOL.20, NO.6, JUNE 2001.715-720.
[28]Michael Dolle, Manfred Schlett. A Cost-Effective RISC/DSP Microproceesor for Embedded Systems. IEEE Miro,1995 IEEE.32-40.
[29]K. Kuusilinna, V. Lahtinen, T. Hamalainen. Finite state machine encoding for VHDL synthesis. IEEE Proc-Comput. Digit. Tech, Vol,148, NO.1, January 2001.23-29.
[30]俞颖,周磊,闵昊.一个异步低功耗微控制器的结构设计与VLSI实现.微电子学.2001年,6月, 第31卷第3期.225-228。
[31]陈建伟,羊性滋.8位嵌入式CPU的正向设计.微电子学.2000年,4月, 第30卷第2期.124-126。
[32]李丽,高明伦,张多利.8位RISC微控制器IP软核的设计.微电子学与计算机.2001年,3月, 第3期.10-18。
[33]龚雪皓,郑学仁,刘百勇.专用集成电路设计中的芯核和设计复用技术.微电子学.2000年,4月, 第30卷第2期.113-116。
[34]吉利久.SOC的技术支持及嵌入式系统设计.单片机与嵌入式系统应用.2001年,11月, 第11期.1-8。
[35]邵智勇.8位MCU指令在CPU中的控制与执行.微电子技术.1998年,10月,第26卷16期.37-41。
[36]胡永华,高明伦,王锐.基于IP集成的功能增强型MCU设计.微电子学与计算机.2001年,6月, 第6期.3-5。
[37]ISTIS.系统芯片技术走势分析.http://www.istis.sh.cn/list/list.aspx?id=3896。
[38]李兵.SOC技术现状及其挑战.今日电子.2006年,4月。
[39]PIC17C42datasheet。
[2]郭炜,郭筝,谢憬.SOC设计方法与实现.2007年6月第一版.北京：电子工业出版社,2007.77-79。
[3]于敦山,盛世敏,田泽.SOC设计与测试.2003年8月第一版.北京：北京航空航天大学出版社,2003.12-13。
[4]褚振勇,翁木云.FPGA设计及应用.2002年7月第一版.西安：西安电子科技大学出版社,2004.1-6。
[5]李东生.电子设计自动化与IC设计.2004年8月第一版.北京：高等教育出版社,2004.2-8。
[6]王丹,童如松.电子设计自动化手册.2005年3月第一版.北京：电子工业出版社,2005.73-74。
[7]夏宇闻.Verilog数字系统设计教程.2003年7月第一版.北京：北京航空航天大学出版社,2006.1-6。
[8]曾繁泰.EDA工程的理论与实践.2004年2月第一版.北京：电子工业出版社,2004.119-120。
[9]任爱锋,初秀琴,常存等. 基于FPGA的嵌入式系统设计.2004年第一版.西安：西安电子科技大学出版社,2004.60-64。
[10]沈理.SOC/ASIC设计、验证和测试方法学.2006年3月第一版.广州：中山大学出版社,2006.16-20。
[11]孙海平,丁健.系统芯片验证方法与技术.2005年1月第一版.北京：电子工业出版社,2005.6-12。
[12]李亚民.计算机组成与系统结构.2000年4月第一版.北京：清华大学出版社,2000.91-95。
[13]鲍家元,毛文林.数字逻辑.2002年9月第2版.北京：高等教育出版社,2002.157-162。
[14]余锡存,曹国华.单片机原理及接口技术.2000年7月第一版.西安：西安电子科技大学出版社,2002.93-94。
[15]刘乐善,欧阳星明,刘学清.微型计算机接口技术及应用.2000年4月第一版.武汉：华中科技大学出版社,2004.207-211。
[16]王志华,邓仰东,数字集成系统的结构化设计与高层次综合.2000年第一 版.北京：清华大学出版社,2000。
[17]王爱英.计算机组成原理与结构.1998年第2版.北京：清华大学出版社,1998。
[18]李兰友,万振凯,李静东.微型计算机原理与接口技术.2003年11月第一版.北京：清华大学出版社,2003。
[19]唐朔飞.计算机组成原理.2000年7月第一版.北京：高等教育出版社,2003。
[20]郑学坚,周斌.微型计算机原理及应用.2001年6月第三版.北京：清华大学出版社,2003。
[21]John F. Wakerly. DIGITAL DESIGN.2001年5月第三版.北京:高等教 育出版社,2001。
[22]孙玉芳,梁彬,罗保国等.嵌入式计算系统设计原理.2002年2月第一版.北京：机械工业出版社,2002。
[23]王志华,邓仰东.数字集成系统的结构化设计与高层次综合.2000年7月第一版.北京：清华大学出版社,2000。
[24]宋万杰,罗丰,吴顺军.CPLD技术及其应用.1999年月第一版.西安：西安电子科技大学出版社,2000。
[25]吴武臣,侯立刚.复杂SOC设计.2006年第一版.北京：机械工业出版社,2006。
[26]Byung In MOON, Dong Ryul RYU, Jong Wook HONG. A 32-bit RISC Microprocessor With DSP Functionlity:Rapid Prototyping. IEICE TRANS. FUNDAMENTALS. VOL. E84-A, NO.5 MAY 2001.1339-1346.
[27]Jaewon Oh Massoud Pedram. Gated Clock Pounting for Low-Power Microprocessor Design. IEEE TRANSACTIONS ON COMPUTER-AIDED DESIGN OF INTEGRATED CIRCUITS AND SYSTEMS. VOL.20, NO.6, JUNE 2001.715-720.
[28]Michael Dolle, Manfred Schlett. A Cost-Effective RISC/DSP Microproceesor for Embedded Systems. IEEE Miro,1995 IEEE.32-40.
[29]K. Kuusilinna, V. Lahtinen, T. Hamalainen. Finite state machine encoding for VHDL synthesis. IEEE Proc-Comput. Digit. Tech, Vol,148, NO.1, January 2001.23-29.
[30]俞颖,周磊,闵昊.一个异步低功耗微控制器的结构设计与VLSI实现.微电子学.2001年,6月, 第31卷第3期.225-228。
[31]陈建伟,羊性滋.8位嵌入式CPU的正向设计.微电子学.2000年,4月, 第30卷第2期.124-126。
[32]李丽,高明伦,张多利.8位RISC微控制器IP软核的设计.微电子学与计算机.2001年,3月, 第3期.10-18。
[33]龚雪皓,郑学仁,刘百勇.专用集成电路设计中的芯核和设计复用技术.微电子学.2000年,4月, 第30卷第2期.113-116。
[34]吉利久.SOC的技术支持及嵌入式系统设计.单片机与嵌入式系统应用.2001年,11月, 第11期.1-8。
[35]邵智勇.8位MCU指令在CPU中的控制与执行.微电子技术.1998年,10月,第26卷16期.37-41。
[36]胡永华,高明伦,王锐.基于IP集成的功能增强型MCU设计.微电子学与计算机.2001年,6月, 第6期.3-5。
[37]ISTIS.系统芯片技术走势分析.http://www.istis.sh.cn/list/list.aspx?id=3896。
[38]李兵.SOC技术现状及其挑战.今日电子.2006年,4月。
[39]PIC17C42datasheet。