高速数模转换器的设计
|
摘要
本项目的目的是设计一个10bit高速数模转换器(DAC)的IC芯片。
随着计算机技术、信号处理技术、微电子技术的快速发展，先进的电子系统不断涌现。在许多电子系统的后端，应用了数模转换器。特别是在无线通信等领域，需要用到高速的数模转换器。在通信日益发达的今天，高速DAC的前景广阔。
在比较了数模转换器的众多结构之后，本设计决定采用分段式的电流型结构。其中，10bit DAC的高6位采用一进制编码，可以减小误差，加快速度；低4位采用二进制编码，可以减小面积。输入输出方式是并行输入，电流输出，这也符合高速的目标。
数模转换器的内部电路包括电流源矩阵、基准源等模拟电路模块，以及寄存器、译码器、锁存器等数字电路模块，属于数模混合电路。由于本设计对数字电路部分的要求比较严格，而且电路结构相对简单，所以采用和模拟电路设计一致的设计方法，即：使用原理图输入设计，全定制编辑版图，对版图进行DRC，LVS以及后模拟验证。使用的是Cadence中的一系列CAD工具。
本设计是采用无锡华晶上华半导体有限公司的0.6μm双阱、双多晶硅、双金属的5伏标准CMOS工艺实现的。芯片共21个管脚，面积为2mm×1mm=2mm~2。
测试得到的微分线性误差和积分线性误差分别为-1～+1LSB、-1～+1.5LSB。
The purpose of this project is to realize a design of a 10-bit high-speed digital-to-analog converter (DAC).
With the fast development of computer technology, digital processing technology and microelectronic technology, advantaged electronic systems are presented continually. DACs are applied to the back-end of some of them. Especially, high-speed DACs are needed in the area of wireless communication. During the time of fast development of communication, the high-speed DAC is very promising.
After comparing with many structures of DAC, the segmented architecture of current scaling DAC is decided. The 6 MSBs are unity-weighted to reduce error and increase the speed of DAC. And the 4 LSBs are binary-weighted to reduce area of DAC. The mode of input is parallel-input and output current-output.
The DAC consists of analog circuit blocks (current matrix and reference) and digital circuit blocks (register, decoder and latch). So it's a mixed signal circuit. But, because the digital part's design demand is strict and its structure is simple, we use the same method as analog part to design it. It's to draw schematic and customize layout manually, edit the DRC\ LVS files to verify the layout and finish the post-simulation. A series of EDA tools of Cadence are used.
The chip is fabricated on the 0.6-um CMOS process (twin well, double poly and double metal) of CSMC. The chip area is 2mm X lmm=2mm2.
The INL and DNL of the DAC chip are 1-+1LSB, -1-+1.5LSB, respectively.
随着计算机技术、信号处理技术、微电子技术的快速发展，先进的电子系统不断涌现。在许多电子系统的后端，应用了数模转换器。特别是在无线通信等领域，需要用到高速的数模转换器。在通信日益发达的今天，高速DAC的前景广阔。
在比较了数模转换器的众多结构之后，本设计决定采用分段式的电流型结构。其中，10bit DAC的高6位采用一进制编码，可以减小误差，加快速度；低4位采用二进制编码，可以减小面积。输入输出方式是并行输入，电流输出，这也符合高速的目标。
数模转换器的内部电路包括电流源矩阵、基准源等模拟电路模块，以及寄存器、译码器、锁存器等数字电路模块，属于数模混合电路。由于本设计对数字电路部分的要求比较严格，而且电路结构相对简单，所以采用和模拟电路设计一致的设计方法，即：使用原理图输入设计，全定制编辑版图，对版图进行DRC，LVS以及后模拟验证。使用的是Cadence中的一系列CAD工具。
本设计是采用无锡华晶上华半导体有限公司的0.6μm双阱、双多晶硅、双金属的5伏标准CMOS工艺实现的。芯片共21个管脚，面积为2mm×1mm=2mm~2。
测试得到的微分线性误差和积分线性误差分别为-1～+1LSB、-1～+1.5LSB。
The purpose of this project is to realize a design of a 10-bit high-speed digital-to-analog converter (DAC).
With the fast development of computer technology, digital processing technology and microelectronic technology, advantaged electronic systems are presented continually. DACs are applied to the back-end of some of them. Especially, high-speed DACs are needed in the area of wireless communication. During the time of fast development of communication, the high-speed DAC is very promising.
After comparing with many structures of DAC, the segmented architecture of current scaling DAC is decided. The 6 MSBs are unity-weighted to reduce error and increase the speed of DAC. And the 4 LSBs are binary-weighted to reduce area of DAC. The mode of input is parallel-input and output current-output.
The DAC consists of analog circuit blocks (current matrix and reference) and digital circuit blocks (register, decoder and latch). So it's a mixed signal circuit. But, because the digital part's design demand is strict and its structure is simple, we use the same method as analog part to design it. It's to draw schematic and customize layout manually, edit the DRC\ LVS files to verify the layout and finish the post-simulation. A series of EDA tools of Cadence are used.
The chip is fabricated on the 0.6-um CMOS process (twin well, double poly and double metal) of CSMC. The chip area is 2mm X lmm=2mm2.
The INL and DNL of the DAC chip are 1-+1LSB, -1-+1.5LSB, respectively.
引文
[1]数字电子技术，机械工业出版社，张英全，侯方勇等编，2001年1月第1版，116-146页；
[2]CMOS模拟电路设计，科学出版社，王正华，叶小琳译，1995年3月第1版，92-97页；
[3]数字电路逻辑设计，大连理工大学出版社，韩振振、唐志宏主编，2000年8月第三版，223-235页；
[4]MOS集成电路分析与设计基础，电子工业出版社，张建人编，1987年8月第一版；
[5]模拟集成电路，高等教育出版社，复旦大学微电子教研组编，1983年7月第一版；
[6]集成A／D和D／A转换器应用技术，国防工业出版社，于继洲编著，1989年2月第一版；
[7]数模转换器应用技术，科学出版社，徐振英编，2000年4月第一版；
[8]大规模集成数-模和模-数转换器设计原理，科学出版社，赵保经、蒋建飞编著，1986年9月第一版；
[9]CMOS集成电路设计(英文版)，电子工业出版社，Philip E. Allen, Douglas R. Holberg著，2002年6月第二版；
[10] H. Takakura, M. Yokoyama, and A. Yamaguchi, "A glithless CMOS D/A converter," in proc.IEEE 1991 Custom Integrated Circuits Conf.(CICC), May 1991;
[11] Jose Bastos, Augusto M. Marques, Michel S.J. Steyaert, and Willy Sansen,"A 12-bit intrinsic accuracy high-speed CMOS DAC", in IEEE J. Solid-State Circuits vol.33, no.12, Dec 1998;
[12] M. J. M. Pelgrom, A. C. J. Duinmaijer, and A. P. G. Welbers, "Matching properties of MOS transistors," IEEE J. Solid-State Circuits vol. 24, Oct. 1998;
[13] H. Kohno, Y. Nakamura, A. Kondo, H. Amishiro, T. Miki, and K. Okada, "A 350MS/s 3.3V 8-bit CMOS D/A converter," proc. IEEE 1995 Custom Integrated Circuits Conf.(CICC), May 1995;
[14] H. Takakura, and A. Yamaguchi, "A 10bit 80MHz glithless CMOS D/A conveter", proc.IEEE 1991 Custom Integrated Circuits Conf.(CICC);
[15] Patrick P. Fasang, "An optimal method for testing digital to analog converters", ASIC Conference and Exhibit, 1997. Proceedings., Tenth Annual IEEE International, 1997;
[16] T. Olbrich, R. Mozuelos, A. Richardson, "Design-for-test (DfT) study on a current mode DAC", Circuits, Devices and Systems, IEE Proceedings-, Dec. 1996;
[17]陈震初，“发展我国数据转换电路的几点建议”，微电子学，第28卷第4期，1998年8月；
[18]郭树田，“数据转换器发展近况”，微电子学，第28卷第4期，1998年8月；
[19]许居衍，徐世六，“关于A／D与D／A转换器发展动向的一些思考”，微电子学，第28卷第4期，1998年8月；
[20]尉广军，朱宇虹，“几种恒流源电路的设计”，电子与自动化，2000年第1期，2000年1月；
[2]CMOS模拟电路设计，科学出版社，王正华，叶小琳译，1995年3月第1版，92-97页；
[3]数字电路逻辑设计，大连理工大学出版社，韩振振、唐志宏主编，2000年8月第三版，223-235页；
[4]MOS集成电路分析与设计基础，电子工业出版社，张建人编，1987年8月第一版；
[5]模拟集成电路，高等教育出版社，复旦大学微电子教研组编，1983年7月第一版；
[6]集成A／D和D／A转换器应用技术，国防工业出版社，于继洲编著，1989年2月第一版；
[7]数模转换器应用技术，科学出版社，徐振英编，2000年4月第一版；
[8]大规模集成数-模和模-数转换器设计原理，科学出版社，赵保经、蒋建飞编著，1986年9月第一版；
[9]CMOS集成电路设计(英文版)，电子工业出版社，Philip E. Allen, Douglas R. Holberg著，2002年6月第二版；
[10] H. Takakura, M. Yokoyama, and A. Yamaguchi, "A glithless CMOS D/A converter," in proc.IEEE 1991 Custom Integrated Circuits Conf.(CICC), May 1991;
[11] Jose Bastos, Augusto M. Marques, Michel S.J. Steyaert, and Willy Sansen,"A 12-bit intrinsic accuracy high-speed CMOS DAC", in IEEE J. Solid-State Circuits vol.33, no.12, Dec 1998;
[12] M. J. M. Pelgrom, A. C. J. Duinmaijer, and A. P. G. Welbers, "Matching properties of MOS transistors," IEEE J. Solid-State Circuits vol. 24, Oct. 1998;
[13] H. Kohno, Y. Nakamura, A. Kondo, H. Amishiro, T. Miki, and K. Okada, "A 350MS/s 3.3V 8-bit CMOS D/A converter," proc. IEEE 1995 Custom Integrated Circuits Conf.(CICC), May 1995;
[14] H. Takakura, and A. Yamaguchi, "A 10bit 80MHz glithless CMOS D/A conveter", proc.IEEE 1991 Custom Integrated Circuits Conf.(CICC);
[15] Patrick P. Fasang, "An optimal method for testing digital to analog converters", ASIC Conference and Exhibit, 1997. Proceedings., Tenth Annual IEEE International, 1997;
[16] T. Olbrich, R. Mozuelos, A. Richardson, "Design-for-test (DfT) study on a current mode DAC", Circuits, Devices and Systems, IEE Proceedings-, Dec. 1996;
[17]陈震初，“发展我国数据转换电路的几点建议”，微电子学，第28卷第4期，1998年8月；
[18]郭树田，“数据转换器发展近况”，微电子学，第28卷第4期，1998年8月；
[19]许居衍，徐世六，“关于A／D与D／A转换器发展动向的一些思考”，微电子学，第28卷第4期，1998年8月；
[20]尉广军，朱宇虹，“几种恒流源电路的设计”，电子与自动化，2000年第1期，2000年1月；