宽带射频数字接收机实验平台的FPGA实现
|
摘要
随着现代雷达技术地不断发展，电子侦察设备面临的电磁环境日益复杂多变，发展宽带化、数字化、多功能、软件化地电子侦察设备已是一项重要而且迫近的任务。数字处理比模拟处理有更优越的性能，正受到工程界越来越多的关注。通信领域软件无线电的成功应用为电子侦察系统的发展提供了一种理想的模式。电子侦察系统与通信系统最大的区别在于宽带处理。目前，宽带高速A／D变换器的高速数据流与通用DSP处理能力的不匹配，成了电子侦察系统数字化的最大障碍。另一方面，微电子技术的快速发展，以及FPGA的广泛应用，在很大程度上影响了数字电路的形式及其设计与开发。这也为解决高速AD与DSP处理能力之间的矛盾提供了一种有效的解决方法，不论在其工程实现上还是实验验证上。本文利用FPGA技术，设计了全概率宽带数字接收机的实验平台，并在其上提出了数字接收机实现的可行性方法，以及对这些方法的验证。本文的主要贡献和创新有以下几个方面。
提出了并行结构算法的工程实现，讨论了解决前端采样的高速数据流远远超过后端DSP处理能力问题的可行性方法。利用多相滤波下变频的并行结构特点，使滤波器能够以高效的形式实现，也使得后端的混频能够工作在一个较低的速率上。经过多相滤波下变频处理后的数据，在速率和数量上都有大幅减少，达到了现有通用DSP器件的处理能力的要求。
针对多相滤波下变频与短数据快速测频算法的特点，用FPGA搭建了其实验模型，并利用微机EPP接口，对实验目标板进行控制并与其进行数据交换。利用FPGA的在线编程特性，可以方便灵活对各种实现方法加以验证、比较。同时也给调试带来了方便，可以每个模块单独调试而不用改变硬件结构，使调试效率大大提高。该平台也可用来对其他数字处理算法进行实现性分析与实验。
参考软件无线电设计的概念和国内外相关文献，提出了多项滤波下变频结构的FPGA实现。传统的DDC通过数字混频、滤波、抽取实现数字下变频，在高速A／D和电子侦察环境条件下商用DDC不能使用。本文采用滤波器多相分解方法，按数字混频序列划分调谐信道，使用先抽取，后低通滤波，再混频的数字下变频结构，高效实现了变载频带通信号数字下变频。
结合多相滤波下变频结构、算法对测频精度及速度的要求，提出了短数
据快速测频算法的具体实现，使用流水线的设计方法，提高了系统的数据吞
吐率，在尽可能短的时间内提供多相滤波下变频所需的载频位置信息。
以上两部分的FPGA实现除了纯粹的算法模块外，还包括测试用的外围
模块，以及运行于实验平台上的控制模块、缓存、数据控制等。这些模块也
用FPGA来实现。
The continuous developments of modern radar technology and the consequent more complicated electromagnetic environment have made it crucial to design wideband, digital, multifunctional software electronic reconnaissance equipment. The digital signal processing, with its superior performances over the analog processing, has drawn wide attentions in the engineering area provide an idea development mode for electronic reconnaissance system, which is different form the communication system in its wide-band processing. At present, the mismatch between the high-speed data flow of the wideband A/D converter and processing capability of the general DSP hinders the digitization of the electronic reconnaissance system most. On the other hand, the fast developments of micro-electronic technology and the wide applications of FPGA made digital circuit design more effective and afford an available method in engineering or experimentation to resolve the mismatch between high-speed A/D converters and DSP chips. This dissert
ation develops an emulation board for full-probability digital receiver and the implementations/verifications in FPGA. The main contributions of the dissertation are as follows.
DDC (digital down-conversion) high-efficiency structure is studied to realize the variable carrier frequency band-pass signal acquisition on wideband condition. Conventional DDC down-converts digitally by digital mixing, filtering, and decimating; on condition of high-speed A/D converters, the commercial DDC is no longer applicable. Filter poly-phase decomposition method is adopted in this dissertation. The partition of the tuning channel according to the digital mixing sequence, and the digital down-conversion by means of decimating first, the low-pass filtering and mixing realize efficiently the down-conversion of the variable carrier frequency band-pass signal. And the implementations in FPGA of each composition are also completed.
The rapidly frequency estimation algorism in the short data condition are implemented in FPGA to get the band position. Pipeline has been used in this dissertation to advance the performance.
Some function models, like EPP port controlling, RAM groups' management, caches, and data controlling, etc., are also implemented in FPGA to support the algorism implementations.
An emulation board of full-probability digital receiver is developed to realize the verification platform for the implementations of DDC and frequency estimation algorism. The EPP port is used to change data between the board and the PC. And this emulation board can be easily used to do verification for other implementations of digital processing.
提出了并行结构算法的工程实现，讨论了解决前端采样的高速数据流远远超过后端DSP处理能力问题的可行性方法。利用多相滤波下变频的并行结构特点，使滤波器能够以高效的形式实现，也使得后端的混频能够工作在一个较低的速率上。经过多相滤波下变频处理后的数据，在速率和数量上都有大幅减少，达到了现有通用DSP器件的处理能力的要求。
针对多相滤波下变频与短数据快速测频算法的特点，用FPGA搭建了其实验模型，并利用微机EPP接口，对实验目标板进行控制并与其进行数据交换。利用FPGA的在线编程特性，可以方便灵活对各种实现方法加以验证、比较。同时也给调试带来了方便，可以每个模块单独调试而不用改变硬件结构，使调试效率大大提高。该平台也可用来对其他数字处理算法进行实现性分析与实验。
参考软件无线电设计的概念和国内外相关文献，提出了多项滤波下变频结构的FPGA实现。传统的DDC通过数字混频、滤波、抽取实现数字下变频，在高速A／D和电子侦察环境条件下商用DDC不能使用。本文采用滤波器多相分解方法，按数字混频序列划分调谐信道，使用先抽取，后低通滤波，再混频的数字下变频结构，高效实现了变载频带通信号数字下变频。
结合多相滤波下变频结构、算法对测频精度及速度的要求，提出了短数
据快速测频算法的具体实现，使用流水线的设计方法，提高了系统的数据吞
吐率，在尽可能短的时间内提供多相滤波下变频所需的载频位置信息。
以上两部分的FPGA实现除了纯粹的算法模块外，还包括测试用的外围
模块，以及运行于实验平台上的控制模块、缓存、数据控制等。这些模块也
用FPGA来实现。
The continuous developments of modern radar technology and the consequent more complicated electromagnetic environment have made it crucial to design wideband, digital, multifunctional software electronic reconnaissance equipment. The digital signal processing, with its superior performances over the analog processing, has drawn wide attentions in the engineering area provide an idea development mode for electronic reconnaissance system, which is different form the communication system in its wide-band processing. At present, the mismatch between the high-speed data flow of the wideband A/D converter and processing capability of the general DSP hinders the digitization of the electronic reconnaissance system most. On the other hand, the fast developments of micro-electronic technology and the wide applications of FPGA made digital circuit design more effective and afford an available method in engineering or experimentation to resolve the mismatch between high-speed A/D converters and DSP chips. This dissert
ation develops an emulation board for full-probability digital receiver and the implementations/verifications in FPGA. The main contributions of the dissertation are as follows.
DDC (digital down-conversion) high-efficiency structure is studied to realize the variable carrier frequency band-pass signal acquisition on wideband condition. Conventional DDC down-converts digitally by digital mixing, filtering, and decimating; on condition of high-speed A/D converters, the commercial DDC is no longer applicable. Filter poly-phase decomposition method is adopted in this dissertation. The partition of the tuning channel according to the digital mixing sequence, and the digital down-conversion by means of decimating first, the low-pass filtering and mixing realize efficiently the down-conversion of the variable carrier frequency band-pass signal. And the implementations in FPGA of each composition are also completed.
The rapidly frequency estimation algorism in the short data condition are implemented in FPGA to get the band position. Pipeline has been used in this dissertation to advance the performance.
Some function models, like EPP port controlling, RAM groups' management, caches, and data controlling, etc., are also implemented in FPGA to support the algorism implementations.
An emulation board of full-probability digital receiver is developed to realize the verification platform for the implementations of DDC and frequency estimation algorism. The EPP port is used to change data between the board and the PC. And this emulation board can be easily used to do verification for other implementations of digital processing.
引文
【1】 [美]詹姆斯。数字式微波接收机—理论和概念。电子工业出版社。1992。
【2】 D.D. Vaccaro. Electronic Warfare Receiving System, Artech House Inc. 1993.
【3】 电子战新技术。电子侦察干扰。1997—4, 4～7。
【4】 肖先赐。电子侦察中的信号处理技术。中国电子学会电子对抗分会第十届学术年会。1997：654～659。
【5】 J.A. Wepman, Analog-to-digital Converts and Their Applications in Radio Receiver. IEEE Communications Magazine, May, 1995: 39～45.
【6】 高志成。电子侦察中的信号采集技术研究[博士学位论文]。成都：电子科技大学通讯与信息系统。2000—7
【7】 顾耀平译。宽带接收机数字技术。电子战文库15。1996—10。
【8】 R Baines, The DSP Bottleneck, IEEE Communications Magazine, May, 1995: 46～54.
【9】 祝正威。雷达电子战综合信号处理技术，中国电子学会电子对抗分会第十届学术年会。1997：654～665
【10】 肖先赐。软件化电子侦察技术。中国电子学会电子对抗分会第十一届学术年会。1999：111～115
【11】 P.M. Gale, Intrapulse and Elint System Design, JED. October, 1989:87-106.
【12】 J. Mitola. The Software Radio Architecture. IEEE Communications Magazine. May, 1995:26～28
【13】 R. J. Lackey, D. W. Upmal. Speakeasy: The Military Software Radio. IEEE Communications Magazine. May, 1995:39～45
【14】 姜秋喜，范国平，祁建冲。数字接收机信号处理探讨，迈向新世纪的舰船。电子工程第六届年会论文集。1999—10，95—98。
【15】 何伟。数字侦察接收机测频算法[研究报告]。成都：电子科技大学通信与信息系统。2000。
【16】 陆明泉。软件化电子侦察系统[研究报告]。成都：电子科技大学通信与信息系统。
【17】 张嵘。多相滤波宽带数字下变频及实现[研究报告]。成都：电子科技大学电子工程学院。
【18】 肖先赐。现代谱估计原理与应用。哈尔滨工业大学出版社。1998。
【19】 Digital Receivers Bring DSP to Radio Frequencies, Pentek Inc. Mannual: 22～25
【20】 Fudge J, Legako M, Sehreiner C. An approach to efficient wideband digital downconvertion. Proc. ICSPAT, Toronto, Canada. 1998, 713-717.
【21】 ACEXlk Programmable Logic Family. ALTERA Data Sheet, April 2000, Verl.01
【22】 Jan Axelson. Parallel Port Complete. Lakeview Research.
【2】 D.D. Vaccaro. Electronic Warfare Receiving System, Artech House Inc. 1993.
【3】 电子战新技术。电子侦察干扰。1997—4, 4～7。
【4】 肖先赐。电子侦察中的信号处理技术。中国电子学会电子对抗分会第十届学术年会。1997：654～659。
【5】 J.A. Wepman, Analog-to-digital Converts and Their Applications in Radio Receiver. IEEE Communications Magazine, May, 1995: 39～45.
【6】 高志成。电子侦察中的信号采集技术研究[博士学位论文]。成都：电子科技大学通讯与信息系统。2000—7
【7】 顾耀平译。宽带接收机数字技术。电子战文库15。1996—10。
【8】 R Baines, The DSP Bottleneck, IEEE Communications Magazine, May, 1995: 46～54.
【9】 祝正威。雷达电子战综合信号处理技术，中国电子学会电子对抗分会第十届学术年会。1997：654～665
【10】 肖先赐。软件化电子侦察技术。中国电子学会电子对抗分会第十一届学术年会。1999：111～115
【11】 P.M. Gale, Intrapulse and Elint System Design, JED. October, 1989:87-106.
【12】 J. Mitola. The Software Radio Architecture. IEEE Communications Magazine. May, 1995:26～28
【13】 R. J. Lackey, D. W. Upmal. Speakeasy: The Military Software Radio. IEEE Communications Magazine. May, 1995:39～45
【14】 姜秋喜，范国平，祁建冲。数字接收机信号处理探讨，迈向新世纪的舰船。电子工程第六届年会论文集。1999—10，95—98。
【15】 何伟。数字侦察接收机测频算法[研究报告]。成都：电子科技大学通信与信息系统。2000。
【16】 陆明泉。软件化电子侦察系统[研究报告]。成都：电子科技大学通信与信息系统。
【17】 张嵘。多相滤波宽带数字下变频及实现[研究报告]。成都：电子科技大学电子工程学院。
【18】 肖先赐。现代谱估计原理与应用。哈尔滨工业大学出版社。1998。
【19】 Digital Receivers Bring DSP to Radio Frequencies, Pentek Inc. Mannual: 22～25
【20】 Fudge J, Legako M, Sehreiner C. An approach to efficient wideband digital downconvertion. Proc. ICSPAT, Toronto, Canada. 1998, 713-717.
【21】 ACEXlk Programmable Logic Family. ALTERA Data Sheet, April 2000, Verl.01
【22】 Jan Axelson. Parallel Port Complete. Lakeview Research.