基于FPGA的多信号检测研究与实现
|
摘要
数字信号处理相对于模拟信号处理的优越性主要表现在精度高、灵活性强、可靠性好、易于大规模集成及存储等,所以正受到工程界越来越多的关注。电子系统数字化的最大障碍是宽带高速A/D变换器的高速数据流与通用DSP处理能力的不匹配,必须提高接收机的信号处理能力。VLSI技术的快速发展,以及FPGA的广泛应用,为提高接收机的处理能力,解决高速AD与DSP处理能力之间的矛盾提供了一种有效的解决方法。
本文利用FPGA技术,设计了具备多信号处理能力的宽带数字接收机实验平台,并在其上提出了数字接收机实现的可行性方法,以及对这些方法的验证。本文的就以下几个方面开展了研究工作:
基于FPGA的多信号检测法:比较了短数据条件下各种测频算法的性能,在此基础上提出了一种基于DFT的快速频率检测算法,通过MATLAB仿真,得出测频精度与所需数据点数之间的最佳关系。该算法可同时检测2个信号,能在4dB条件下工作,相比与传统的短数据频率检测算法,提高了数字接收机的抗噪声能力,缩短了接收机的调谐时间。接收机并行结构算法的工程实现:解决了前端采样的高速数据流远远超过后端DSP处理能力的问题。利用多相滤波下变频的并行结构特点,采用高效的广义滤波器将滤波和混频在一步内完成,使滤波器能够以高效的形式实现,节约了硬件资源,减小了累积误差。经过多相滤波下变频处理后的数据,在速率和数量上都有大幅减少,适应了现有通用DSP器件的处理能力的要求。
针对短数据快速测频算法与多相滤波下变频的特点,用FPGA搭建了其实验模型,并利用微机PCI接口,对实验目标板进行控制并与其进行数据交换。可以方便灵活对各种实现方法加以验证、比较,给调试带来了方便,可以每个模块单独调试而不用改变硬件结构,使调试效率大大提高。该平台也可用来对其他数字处理算法进行实现性分析与实验。
短数据快速测频算法的具体实现:使用并行流水线的设计方法,提高了系统的数据吞吐率,在100MHz的系统时钟下,能够实时处理400MHz~600MHz速率A/D采样的数据,在64点采样,100MHz系统时钟情况下,初次测频占用时间640ns,以后每次测频占用时间缩短到160ns,实时地提供多相滤波下变频所需的载频位置信息,缩短了接收机的调谐时间。
With the continuous developments of modern radar technology and anti-electronic technology, the electromagnetic environment hade become more complicated, the transmitted signal's carrier frequency had become higher, frequency band occupation had become wider, the form of the signal had become more concealment. All of above factors made it crucial to design wideband, digital, multifunctional software electronic reconnaissance equipment. Another important task is to enhance the electronic reconnaissance equipment’s intercept and capture ability, accuracy, and anti-noise capability as while as reduce the response time. At present, the mismatch between the high-speed data flow of the wideband A/D converter and processing capability of the general DSP hinders the digitization of the electronic reconnaissance system most. On the other hand, the fast developments of micro-electronic technology and the wide applications of FPGA made digital circuit design more effective and afford an available method to resolve the mismatch between high-speed A/D converters and DSP chips.
This paper’contributions are concentrated in several aspects as shown below: Comparing with several frequency estimation algorisms’performances on the short data condition, A fast Estimation algorism, based on DFT, is raised. The theoretical analysis, performance analysis and simulation results are also given,Bringing out the best relation between the counts of samples and the counts of frequency segments. This algorism can resolve 2 signals at the same time, and it can properly work with a lower SNR. Comparing with other traditional algorisms, the one enhanced the digital receiver’s anti-noise capability and shorted the response time.
To resolve the mismatch between high-speed A/D converters and DSP chips, a improvement parallel structure of DDC is put forward, which is based on poly-phase decomposition. Parallel structure of poly-phase decomposition and parallel mixer is applied in the DDC circuit, it solves the bottleneck in mixing and increases the handle speed. The partition of the tuning channel according to the digital mixing sequence, and the DDC by means of decimating first, the low-pass filtering and mixing realize efficiently the down-conversion of the variable carrier frequency band-pass signal.
According to the structure of the DDC and the requirement of the frequency
本文利用FPGA技术,设计了具备多信号处理能力的宽带数字接收机实验平台,并在其上提出了数字接收机实现的可行性方法,以及对这些方法的验证。本文的就以下几个方面开展了研究工作:
基于FPGA的多信号检测法:比较了短数据条件下各种测频算法的性能,在此基础上提出了一种基于DFT的快速频率检测算法,通过MATLAB仿真,得出测频精度与所需数据点数之间的最佳关系。该算法可同时检测2个信号,能在4dB条件下工作,相比与传统的短数据频率检测算法,提高了数字接收机的抗噪声能力,缩短了接收机的调谐时间。接收机并行结构算法的工程实现:解决了前端采样的高速数据流远远超过后端DSP处理能力的问题。利用多相滤波下变频的并行结构特点,采用高效的广义滤波器将滤波和混频在一步内完成,使滤波器能够以高效的形式实现,节约了硬件资源,减小了累积误差。经过多相滤波下变频处理后的数据,在速率和数量上都有大幅减少,适应了现有通用DSP器件的处理能力的要求。
针对短数据快速测频算法与多相滤波下变频的特点,用FPGA搭建了其实验模型,并利用微机PCI接口,对实验目标板进行控制并与其进行数据交换。可以方便灵活对各种实现方法加以验证、比较,给调试带来了方便,可以每个模块单独调试而不用改变硬件结构,使调试效率大大提高。该平台也可用来对其他数字处理算法进行实现性分析与实验。
短数据快速测频算法的具体实现:使用并行流水线的设计方法,提高了系统的数据吞吐率,在100MHz的系统时钟下,能够实时处理400MHz~600MHz速率A/D采样的数据,在64点采样,100MHz系统时钟情况下,初次测频占用时间640ns,以后每次测频占用时间缩短到160ns,实时地提供多相滤波下变频所需的载频位置信息,缩短了接收机的调谐时间。
With the continuous developments of modern radar technology and anti-electronic technology, the electromagnetic environment hade become more complicated, the transmitted signal's carrier frequency had become higher, frequency band occupation had become wider, the form of the signal had become more concealment. All of above factors made it crucial to design wideband, digital, multifunctional software electronic reconnaissance equipment. Another important task is to enhance the electronic reconnaissance equipment’s intercept and capture ability, accuracy, and anti-noise capability as while as reduce the response time. At present, the mismatch between the high-speed data flow of the wideband A/D converter and processing capability of the general DSP hinders the digitization of the electronic reconnaissance system most. On the other hand, the fast developments of micro-electronic technology and the wide applications of FPGA made digital circuit design more effective and afford an available method to resolve the mismatch between high-speed A/D converters and DSP chips.
This paper’contributions are concentrated in several aspects as shown below: Comparing with several frequency estimation algorisms’performances on the short data condition, A fast Estimation algorism, based on DFT, is raised. The theoretical analysis, performance analysis and simulation results are also given,Bringing out the best relation between the counts of samples and the counts of frequency segments. This algorism can resolve 2 signals at the same time, and it can properly work with a lower SNR. Comparing with other traditional algorisms, the one enhanced the digital receiver’s anti-noise capability and shorted the response time.
To resolve the mismatch between high-speed A/D converters and DSP chips, a improvement parallel structure of DDC is put forward, which is based on poly-phase decomposition. Parallel structure of poly-phase decomposition and parallel mixer is applied in the DDC circuit, it solves the bottleneck in mixing and increases the handle speed. The partition of the tuning channel according to the digital mixing sequence, and the DDC by means of decimating first, the low-pass filtering and mixing realize efficiently the down-conversion of the variable carrier frequency band-pass signal.
According to the structure of the DDC and the requirement of the frequency
引文
【1】 [美]詹姆斯 数字式微波接收机―—理论和概念。电子工业出版社。1992。
【2】 D.D. Vaccaro. Electronic Warfare Receiving System, Artech House Inc.1993.
【3】 J.A. Wepman, Analog-to-digital Converts and Their Applications in Radio Receiver. IEEE Communications Magazine, May, 1995: 39~45.
【4】 R Baines, The DSP Bottleneck, IEEE Communications Magazine, May, 1995: 46~54.
【5】 祝正威 雷达电子战综合信号处理技术,中国电子学会电子对抗分会第十届学术年会。1997:654～665
【6】 肖先赐 软件化电子侦察技术。中国电子学会电子对抗分会第十一届学术年会。1999:111～115
【7】 高志成 电子侦察中的信号采集技术研究 [博士学位论文]。成都:电子科技大学通讯与信息系统。2000-7
【8】 Rob Carriere,Randolph L Moses. High resolution radar target modeling using a modified Prony esimator. IEEE Trans on AP,1992,40(1):13~18
【9】 Kay S M. Statisticlly/computationally Efficient Frequency Estimation. In: proc IEEE ICASSP,1998:2292~2295
【10】 P.M. Gale,Intrapulse and Elint System Design, JED. October, 1989:87-106.
【11】 姜秋喜 范国平 祁建冲 数字接收机信号处理探讨,迈向新世纪的舰船。电子工程第六届年会论文集。1999-10,95-98。
【12】 电子战新技术 电子侦察干扰。1997-4,4～7。
【13】 陆明泉 软件化电子侦察系统 [研究报告]。 成都:电子科技大学通信与信息系统。
【14】 杨小牛等 软件无线电原理与应用,电子工业出版社,2001 年 1 月
【15】 顾耀平译 宽带接收机数字技术。电子战文库 15。1996-10。
【16】 何伟 数字侦察接收机测频算法[研究报告]。成都:电子科技大学通信与信息系统。2000。
【17】 张傲华 张正鸿 尧德中 一种基于 FPGA 的高性能 FFT 处理器设计 电子对抗技术 2005 年 7 月第 4 期 44-47
【18】 齐国清 贾欣乐 插值 FFT 估计正弦信号频率的精度分析. 电子学报 2004 年 第 4 期:625-629
【19】 胡来招 瞬时测频.? 北京:国防工业出版社,2002
【20】 李滔 韩秋月 基于流水线 CORDIC 算法的三角函数发生器 系统工程与电子技术 第22 卷 第 4 期 85-87
【21】 J.A. Wepman, Analog-to-digital Converts and Their Applications in Radio Receiver. IEEE Communications Magazine, May, 1995: 39~45.
【22】 肖先赐 《现代谱估计原理与应用》哈尔滨工业大学出版社,1998。
【23】 张嵘 多相滤波宽带数字下变频及实现[研究报告]。成都:电子科技大学电子工程学院。
【24】 郝威 杨露菁。舰船电子对抗。第 27 卷第 4 期 7-12
【25】 戴敏 跳频通信技术及其应用与发展[J]。通讯世界。2000 年第 3 期 40-43
【26】 侯伯亨 顾新 《VHDL 硬件描述语言与数字逻辑电路设计》西安电子科技大学出版社,1999
【27】 张俊等,一种数字侦察接收机的快速测频方法。现代雷达,2002 年 7 月第 4 期。
【28】 陈卫东等,加窗离散傅里叶变换测频分辨率研究 西安电子科技大学学报(自然科学版),2000 年 4 月第 2 期。
【29】 潘明海 等基于傅里叶变换的超分辨率快速谱估计算法 电子技术应用,1999 年第 11期。
【2】 D.D. Vaccaro. Electronic Warfare Receiving System, Artech House Inc.1993.
【3】 J.A. Wepman, Analog-to-digital Converts and Their Applications in Radio Receiver. IEEE Communications Magazine, May, 1995: 39~45.
【4】 R Baines, The DSP Bottleneck, IEEE Communications Magazine, May, 1995: 46~54.
【5】 祝正威 雷达电子战综合信号处理技术,中国电子学会电子对抗分会第十届学术年会。1997:654～665
【6】 肖先赐 软件化电子侦察技术。中国电子学会电子对抗分会第十一届学术年会。1999:111～115
【7】 高志成 电子侦察中的信号采集技术研究 [博士学位论文]。成都:电子科技大学通讯与信息系统。2000-7
【8】 Rob Carriere,Randolph L Moses. High resolution radar target modeling using a modified Prony esimator. IEEE Trans on AP,1992,40(1):13~18
【9】 Kay S M. Statisticlly/computationally Efficient Frequency Estimation. In: proc IEEE ICASSP,1998:2292~2295
【10】 P.M. Gale,Intrapulse and Elint System Design, JED. October, 1989:87-106.
【11】 姜秋喜 范国平 祁建冲 数字接收机信号处理探讨,迈向新世纪的舰船。电子工程第六届年会论文集。1999-10,95-98。
【12】 电子战新技术 电子侦察干扰。1997-4,4～7。
【13】 陆明泉 软件化电子侦察系统 [研究报告]。 成都:电子科技大学通信与信息系统。
【14】 杨小牛等 软件无线电原理与应用,电子工业出版社,2001 年 1 月
【15】 顾耀平译 宽带接收机数字技术。电子战文库 15。1996-10。
【16】 何伟 数字侦察接收机测频算法[研究报告]。成都:电子科技大学通信与信息系统。2000。
【17】 张傲华 张正鸿 尧德中 一种基于 FPGA 的高性能 FFT 处理器设计 电子对抗技术 2005 年 7 月第 4 期 44-47
【18】 齐国清 贾欣乐 插值 FFT 估计正弦信号频率的精度分析. 电子学报 2004 年 第 4 期:625-629
【19】 胡来招 瞬时测频.? 北京:国防工业出版社,2002
【20】 李滔 韩秋月 基于流水线 CORDIC 算法的三角函数发生器 系统工程与电子技术 第22 卷 第 4 期 85-87
【21】 J.A. Wepman, Analog-to-digital Converts and Their Applications in Radio Receiver. IEEE Communications Magazine, May, 1995: 39~45.
【22】 肖先赐 《现代谱估计原理与应用》哈尔滨工业大学出版社,1998。
【23】 张嵘 多相滤波宽带数字下变频及实现[研究报告]。成都:电子科技大学电子工程学院。
【24】 郝威 杨露菁。舰船电子对抗。第 27 卷第 4 期 7-12
【25】 戴敏 跳频通信技术及其应用与发展[J]。通讯世界。2000 年第 3 期 40-43
【26】 侯伯亨 顾新 《VHDL 硬件描述语言与数字逻辑电路设计》西安电子科技大学出版社,1999
【27】 张俊等,一种数字侦察接收机的快速测频方法。现代雷达,2002 年 7 月第 4 期。
【28】 陈卫东等,加窗离散傅里叶变换测频分辨率研究 西安电子科技大学学报(自然科学版),2000 年 4 月第 2 期。
【29】 潘明海 等基于傅里叶变换的超分辨率快速谱估计算法 电子技术应用,1999 年第 11期。