八位嵌入式RISC MCU IP核设计研究
|
摘要
现代信息技术的高速发展使得SOC(片上系统)逐渐成为IC设计的发展趋势。而IP核复用技术由于能大大提高SOC开发效率并降低设计成本逐渐成为一种主流的设计方法。本文的研究课题—八位嵌入式RISC MCU IP核的设计正是对此进行的一次有益的尝试与实践。
本文对PIC16C6X单片机系统结构、指令系统和系统时序进行了分析，并且在此基础上对精简指令集MCU IP核进行顶层功能和结构的定义与划分，建立了一个可行有效的RISC MCU IP核模型
本文将MCU IP核划分为数据通道与控制通道两部分，采用ASIC设计中的高层次设计方法，使用硬件描述语言Verilog HDL对这两部分的各功能模块进行了设计描述；利用多种EDA工具对整个系统进行了仿真验证与综合。
With the rapid development of the Information Technology, SOC has become the development trend of IC design. And the methodology based on the IP duplicate technology, which can improve the design efficiency at a large degree and decrease the cost, is becoming the chief methodology of SOC design gradually. The subject of this thesis-An eight bit embedded RISC Microcontroller Unit IP Core design is just a helpful try and practice with this methodology.
This paper gives complete analysis for the system architecture instruction set and system time sequence of PIC16C6X one-chip computer. Based on the analysis, the RISC MCU IP soft core's top function definition and structure partition are finished in this thesis. A effective RISC MCU IP core model has been set up.
In this paper, using a top-down design scheme, the RISC MCU IP core is divided into two parts: data path and control path. All the modules in the two parts are described by Verilog HDL, a kind of hardware description language. The simulation and synthesis of the whole work are finished successfully with EDA tools.
本文对PIC16C6X单片机系统结构、指令系统和系统时序进行了分析，并且在此基础上对精简指令集MCU IP核进行顶层功能和结构的定义与划分，建立了一个可行有效的RISC MCU IP核模型
本文将MCU IP核划分为数据通道与控制通道两部分，采用ASIC设计中的高层次设计方法，使用硬件描述语言Verilog HDL对这两部分的各功能模块进行了设计描述；利用多种EDA工具对整个系统进行了仿真验证与综合。
With the rapid development of the Information Technology, SOC has become the development trend of IC design. And the methodology based on the IP duplicate technology, which can improve the design efficiency at a large degree and decrease the cost, is becoming the chief methodology of SOC design gradually. The subject of this thesis-An eight bit embedded RISC Microcontroller Unit IP Core design is just a helpful try and practice with this methodology.
This paper gives complete analysis for the system architecture instruction set and system time sequence of PIC16C6X one-chip computer. Based on the analysis, the RISC MCU IP soft core's top function definition and structure partition are finished in this thesis. A effective RISC MCU IP core model has been set up.
In this paper, using a top-down design scheme, the RISC MCU IP core is divided into two parts: data path and control path. All the modules in the two parts are described by Verilog HDL, a kind of hardware description language. The simulation and synthesis of the whole work are finished successfully with EDA tools.
引文
[1] 王志华 邓仰东 著．数字集成系统的结构化设计与高层次综合．北京：清华大学出版社 2001年
[2] 杨之廉 申明 著．超大规模集成电路设计方法学导论．北京：清华大学出版社,2000年
[3] 周祖成．专用集成电路和集成系统自动化设计方法．北京：国防工业出版社，1997年
[4] 夏宇闻 从算法设计到硬线逻辑的实现 高等教育出版社 2001年
[5] PIC 16c62b_datasheet microchip inc。
[6] 蔡纯洁邢武 编 PIC16／17单片机原理和应用 中国科学技术大学 出版社1997年
[7] Mano,M.M.,Computer System Archetecture,Prentice Hall,清华大学出版社，1997年．
[8] 李学干 编著 计算机系统结构 西安电子科技大学出版社 2000年
[9] J．Bhasker著 徐振林等译，Verilog-HDL硬件描述语言 机械工业出版社，2000年
[10] 徐志军等 CPLD／FPGA的开发与应用 电子工业出版社 2002年
[11] 王金明，杨吉斌 数字系统设计与 Verilog HDL 电子工业出版社 002年1月
[12] 张亮 数字电路设计与Verilog HDL人民邮电出版社 2000年
[13] 金湘亮，陈杰，郭晓旭，仇玉林 基于IP核复用技术的SOC设计半导体技术，第27卷第4期
[14] 陈建伟，羊性滋 8位嵌入式CPU核的正向设计 微电子学，2000年4月，第30卷第二期
[15] 黄国勇 基于IP的SOC设计 电子元器件 9月号
[16] 薛宏熙，边计年，苏明 数字系统设计自动化 北京：清华大学出版社1996年
[17] 高力立，单羽 八位嵌入式微处理器内核的测试方法研究 实验技术管理 2000年
[18] Nigel Horspool．Peter Gorman THE ASIC HANDBOOK(影印版)北京清华大学出版社 2002年
[19] 高德远，康继昌 超大规模集成电路—系统和电路的设计原理 西安
西北工业大学出版社 1989年12月
[20] 8位RISC MCU软核的设计 合肥工业大学硕士学位论文(全文)合肥工业大学 2002年
[21] 李丽，高明伦，张多利，程作仁 8位RISC微控制器IP软核的设计微电子学与计算机 2001年第3期
[22] 胡永华，高明伦，王锐 微处理器中中断电路的高层设计 微电子学与计算机 2001年第4期
[22] 杨君，王景存 基于Verilog HDL的流水线的设计方法及应用武汉科技大学学报(自然科学版)第25卷第4期 2002年12月
[23] 黄继业，郑立，周伟江 8为RISCMCU Core设计 浙江：杭州电子工业学院学报 2001年06期
[24] 李广军，孟宪元编著 可编程ASIC设计及应用 成都：电子科大出版社 2000年
[25] 牛凤举，朱明程 芯片设计中的IP技术 半导体技术，2001年第26卷第10期
[26] Eli Sternheim et al. Digital Design and Synthesis with Verilog HDL.Automata Publishing company 1993
[27] Douglas J.Smith. HDL Chip Design Doone Publication, 1998
[28] http://www, fpga.com.cn
[29] http://www.free-ip.com
[2] 杨之廉 申明 著．超大规模集成电路设计方法学导论．北京：清华大学出版社,2000年
[3] 周祖成．专用集成电路和集成系统自动化设计方法．北京：国防工业出版社，1997年
[4] 夏宇闻 从算法设计到硬线逻辑的实现 高等教育出版社 2001年
[5] PIC 16c62b_datasheet microchip inc。
[6] 蔡纯洁邢武 编 PIC16／17单片机原理和应用 中国科学技术大学 出版社1997年
[7] Mano,M.M.,Computer System Archetecture,Prentice Hall,清华大学出版社，1997年．
[8] 李学干 编著 计算机系统结构 西安电子科技大学出版社 2000年
[9] J．Bhasker著 徐振林等译，Verilog-HDL硬件描述语言 机械工业出版社，2000年
[10] 徐志军等 CPLD／FPGA的开发与应用 电子工业出版社 2002年
[11] 王金明，杨吉斌 数字系统设计与 Verilog HDL 电子工业出版社 002年1月
[12] 张亮 数字电路设计与Verilog HDL人民邮电出版社 2000年
[13] 金湘亮，陈杰，郭晓旭，仇玉林 基于IP核复用技术的SOC设计半导体技术，第27卷第4期
[14] 陈建伟，羊性滋 8位嵌入式CPU核的正向设计 微电子学，2000年4月，第30卷第二期
[15] 黄国勇 基于IP的SOC设计 电子元器件 9月号
[16] 薛宏熙，边计年，苏明 数字系统设计自动化 北京：清华大学出版社1996年
[17] 高力立，单羽 八位嵌入式微处理器内核的测试方法研究 实验技术管理 2000年
[18] Nigel Horspool．Peter Gorman THE ASIC HANDBOOK(影印版)北京清华大学出版社 2002年
[19] 高德远，康继昌 超大规模集成电路—系统和电路的设计原理 西安
西北工业大学出版社 1989年12月
[20] 8位RISC MCU软核的设计 合肥工业大学硕士学位论文(全文)合肥工业大学 2002年
[21] 李丽，高明伦，张多利，程作仁 8位RISC微控制器IP软核的设计微电子学与计算机 2001年第3期
[22] 胡永华，高明伦，王锐 微处理器中中断电路的高层设计 微电子学与计算机 2001年第4期
[22] 杨君，王景存 基于Verilog HDL的流水线的设计方法及应用武汉科技大学学报(自然科学版)第25卷第4期 2002年12月
[23] 黄继业，郑立，周伟江 8为RISCMCU Core设计 浙江：杭州电子工业学院学报 2001年06期
[24] 李广军，孟宪元编著 可编程ASIC设计及应用 成都：电子科大出版社 2000年
[25] 牛凤举，朱明程 芯片设计中的IP技术 半导体技术，2001年第26卷第10期
[26] Eli Sternheim et al. Digital Design and Synthesis with Verilog HDL.Automata Publishing company 1993
[27] Douglas J.Smith. HDL Chip Design Doone Publication, 1998
[28] http://www, fpga.com.cn
[29] http://www.free-ip.com