基于DDS+PLL的L-Band频率合成器设计
摘要
频率合成器是现代电子系统的重要组成部分，在雷达、通信、仪表和导航等领域中都有着广泛的应用。PLL是比较成熟的频率合成技术，它有杂散抑制性能好的优点，缺点是频率转换速度慢，频率分辨率不高。DDS技术以其频率切换速度快、频率分辨率高和输出相位噪声低的优点，得到了广泛的关注，但是由于其全数字的结构，存在输出带宽窄和杂散抑制差的缺点。
本文将DDS和PLL技术结合起来，采用DDS直接激励PLL的混合频率合成方案完成了频率合成器的设计，通过仔细的调试，在1400MHz～1600MHz的频率范围内频率合成器工作稳定，实现了频率间隔1kHz的任意频率输出，输出信号的杂散和相噪特性良好，达到了预期的要求。
本论文主要在以下几个方面进行了研究和探讨：
1．分析了PLL和DDS的工作原理和特点，采用DDS直接激励PLL的混合频率合成方法，一定程度上解决了频率分辨率、锁定时间、频率转换速度和相位噪声之间的矛盾。
2．采用高速的FPGA芯片完成了控制电路的设计，从而大大减小了控制字发送部分对频率转换速度的影响。
3．频率合成器实现了扫频功能，有5MHz、1MHz、0.1MHz三种可选扫描步长。
4．采用四阶环路完成了PLL部分的设计，对环路性能进行了理论上的推导，通过仔细的调试使PLL有效消除了DDS杂散的影响，达到了较为理想的输出频谱性能。
5．对采用的混合频率合成方法进行总结，提出了进一步改善频率合成器性能的措施。
Frequency synthesizer is an important component in the modern electronic systems. Ithas popular application in the field such as radar, communication, measurementinstruments and electronic navigation, etc. As a well-developed frequency synthesistechnology, PLL (Phase Locked Loop) is good at spurious behavior, but it has weaknesson frequency switch speed and frequency resolution. The DDS (Direct Digital Synthesis)technology has attracted popular attention for its excellent performance on frequencyswitch speed, frequency resolution and phase noise. However, due to its digital structurelimit, it just can work on a narrow bandwidth and its spurious level is not so good.
This paper takes the DDS and PLL technologies together.A L-band frequencysynthesizer is finished with the hybrid frequency synthesis method that DDS directlydrives PLL. After a detailed debugging, the synthesizer works well from 1400MHz to1600MHz, it can output arbitrary frequency with 1kHz frequency step. The spurious leveland phase noise performance meet the requirement of actual project.
The main devotement of this dissertation is as follows:
1. After a detailed analysis on the basic principle of DDS and PLL technologies, thehybrid frequency synthesis method DDS directly drives PLL is adopted toovercome the contradiction between frequency resolution, lock time, frequencyagility speed and phase noise.
2. Complete the control circuit with a high-speed FPGA chip. This design canweaken the impact of control circuit on the frequency hopping speed.
3. Frequency sweep function is realized, and have 5MHz, 1MHz and 0.1MHz threeselectable sweep mode.
4. Finish the PLL circuit with a 4th loop, several important parameters of the PLLare derived from the basic theories. After a detailed debugging, the spurioussignal generated by the DDS circuits is successfully eliminated.
5. A conclusion of the DDS direct drive PLL hybrid frequency synthesis method is presented, and several useful methods to improve the performance of thesynthesizer are discussed.
本文将DDS和PLL技术结合起来，采用DDS直接激励PLL的混合频率合成方案完成了频率合成器的设计，通过仔细的调试，在1400MHz～1600MHz的频率范围内频率合成器工作稳定，实现了频率间隔1kHz的任意频率输出，输出信号的杂散和相噪特性良好，达到了预期的要求。
本论文主要在以下几个方面进行了研究和探讨：
1．分析了PLL和DDS的工作原理和特点，采用DDS直接激励PLL的混合频率合成方法，一定程度上解决了频率分辨率、锁定时间、频率转换速度和相位噪声之间的矛盾。
2．采用高速的FPGA芯片完成了控制电路的设计，从而大大减小了控制字发送部分对频率转换速度的影响。
3．频率合成器实现了扫频功能，有5MHz、1MHz、0.1MHz三种可选扫描步长。
4．采用四阶环路完成了PLL部分的设计，对环路性能进行了理论上的推导，通过仔细的调试使PLL有效消除了DDS杂散的影响，达到了较为理想的输出频谱性能。
5．对采用的混合频率合成方法进行总结，提出了进一步改善频率合成器性能的措施。
Frequency synthesizer is an important component in the modern electronic systems. Ithas popular application in the field such as radar, communication, measurementinstruments and electronic navigation, etc. As a well-developed frequency synthesistechnology, PLL (Phase Locked Loop) is good at spurious behavior, but it has weaknesson frequency switch speed and frequency resolution. The DDS (Direct Digital Synthesis)technology has attracted popular attention for its excellent performance on frequencyswitch speed, frequency resolution and phase noise. However, due to its digital structurelimit, it just can work on a narrow bandwidth and its spurious level is not so good.
This paper takes the DDS and PLL technologies together.A L-band frequencysynthesizer is finished with the hybrid frequency synthesis method that DDS directlydrives PLL. After a detailed debugging, the synthesizer works well from 1400MHz to1600MHz, it can output arbitrary frequency with 1kHz frequency step. The spurious leveland phase noise performance meet the requirement of actual project.
The main devotement of this dissertation is as follows:
1. After a detailed analysis on the basic principle of DDS and PLL technologies, thehybrid frequency synthesis method DDS directly drives PLL is adopted toovercome the contradiction between frequency resolution, lock time, frequencyagility speed and phase noise.
2. Complete the control circuit with a high-speed FPGA chip. This design canweaken the impact of control circuit on the frequency hopping speed.
3. Frequency sweep function is realized, and have 5MHz, 1MHz and 0.1MHz threeselectable sweep mode.
4. Finish the PLL circuit with a 4th loop, several important parameters of the PLLare derived from the basic theories. After a detailed debugging, the spurioussignal generated by the DDS circuits is successfully eliminated.
5. A conclusion of the DDS direct drive PLL hybrid frequency synthesis method is presented, and several useful methods to improve the performance of thesynthesizer are discussed.
引文
[1] J. Tierney, C. M. Rader & B.Gold, A Digital Frequency Synthesizer, IEEE Transactions on Audio and Electroacoustics, 1971. 3, VoL. 19, no. 1, PP:48-57
[2] Zvi Galani & Richard A. Campbell, "An Overview of Frequency Synthesizers for Radars" , IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, 1991. 5, VOL 39(5), PP: 782-790
[3] Yasuaki SUMI, Novel Fractional-N PLL Frequency Synthesizer with Reduced Phase Error, Proceedings of IEEE Asia Pacific Conference on Circuits and Systems ' 96, November 18-21, 1996, Seoul, Korea, PP:45-48
[4] Mini-Circuts, Optimizing VCO/PLL Evaluations & PLL Synthesizer Deisgns.
[5] B. H Hutchinson, Jr., "Contemporary frequency synthesis techniques, " Frequency Synthesis: Techniques and Applications, J.Gorski-Popiel.Ed., New York: IEEE Press, 1975, PP:25-45
[6] Heung-Gyoon Ryu & Hyun-Seok Lee, Analysis and minimization of Phase Noise of the Digital Hybrid PLL Frequency Synthesizer, IEEE Transactions on Consumer Electronics, 2002.5, Vol. 48(2), PP:304-312
[7] Analog Devices Inc, A technical Turorial on Digital Signal Synthesis, 1999
[8] Dean Banerjee, PLL Performance, Simulation, and Design (4th Edition), 2006
[9] Mike Curtin & Paul O' brien, Phase-Locked Loops for High-Frequency Receivers and Transmitters, Analog Dialogue (Analog Devices), 1999
[10] Urich L.Robde and David P. Newkirk, RF/Microwave Circuit Design for Wireless Application, 2000.3
[11] Sunderland, Strauch & Wharfield etc., CMOS/SOS frequency synthesizer LSI circuit for spread spectrum communications, IEEE Journal of Volume 19, Issue 4, 1984.8, PP: 497 - 506
[12] Venceslav F. Kroupa, Vaclav Ciack, Jarmil Stursa & Hana Svandova, Spurious Signals in Direct Digital Frequency Synthesizers Due to the Phase Truncation, IEEE transactions on Ultrasonics, Ferroelectrics, and Frequency Control, 2000.12, Vol. 47, No. 5, PP:1166-1172
[13] John Miles & Richard Hosking, A Versatile Hybrid Synthesizer for UHF/Microwave Projects, QEX/Communications Quarterly, 2004.3
[14] Walt Jung & John McDonald, Power supply Noise Reduction and Filtering, Analog Device.
[15] Analog Device Inc, 400 MSPS 14-bit, 1.8V CMOS Direct Digital Synthesizer,AD9952 Dtat sheet, 2003
[16] Analog Device Inc, RF PLL Frequency Synthesizers, ADF4113 Data sheet, 2004
[17] Mini-Circuits, Surface Mount Voltage Controlled Oscillator, ROS-215OVW Data sheet,
[18] Xilinx Inc, Spartan-3 FPGA Family: Complete Data sheet, Data sheet, 2006,4
[19] Analog Device Inc, High Accuracy, Ultralow I_Q,1A, anyCAP~(?) Low Dropout Regulator, ADP3338 Data sheet
[20] 北京青云创新公司，LCM Specifications，LCM 1602B Data sheet，2005，4
[21] Roland E．Best，《Phase—Locked Loops Design，Simulation，and Applications》，北京：清华大学出版社，2003
[22] 陈邦媛，《射频通信电路》，北京：科学出版社，2002
[23] 邱迎锋，刘光斌，频率合成技术：历史、现状及发展，工业仪表与自动化装置，2005年第5期，12—14页
[24] 迟忠君，徐云，常飞，频率合成技术发展概述，现代科学仪器，2006，3，21—28页
[25] 张伟，采用DDS+PLL技术实现的L波段频率合成器，微计算机信息，2005年第21卷第11-2期，PP：154-156
[26] 万天才，频率合成器发展动态，微电子学，2004年8月，Vol．34，NO 4，PP：366-376
[27] 森荣二[著]，薛培鼑[译]，《LC滤波器设计与制作》，北京：科学出版社，2005
[28] 高树廷，刘洪升，频率源综述，火控雷达技术，2004年3月，PP：43-46
[29] 王玉珍，李袁柳，现代频率合成技术发展状况及分析，宇航计测技术，2003年6月，Vol．23，No．3，PP：61-64
[30] 李毅，基于DDS和PLL的扫频信号源设计[硕士学位论文]，南京理工大学，2005
[31] 王志华，吴恩德，CMOS射频集成电路的现状与发展，电子学报，2001年2月，Vol．29 No．2，PP：233-238
[32] 方立军，马骏，王元庆，现代频率合成中的分数分频与锁频环，现代雷达，2002年5月，PP：68-72
[33] 张贵福，王凌，唐高弟，数字化频率综合器的相位噪声分析与估算，信息与电子工程，2003年12月，Vol．1(4)，PP：277-280
[34] 陈凌云，C波段频率合成器的研制[硕士学位论文]，南京理工大学，2005
[35] 陈世伟，《锁相环路原理及应用》，北京：兵器工业出版社，1990
[36] 张其善，柳重堪，梁钊，《锁相频率合成》(译)，北京：人民邮电出版社，1984
[37] 戴逸民，《频率合成与锁相技术》，合肥；中国科学技术大学出版社，1995
[38] 郑继禹，万心平，张厥盛，《锁相环路原理与应用》，北京：人民邮电出版社，1984
[39] 张厥胜，曹丽娜，《锁相与频率合成技术》，成都：电子科技大学出版社，1995
[40] 朱明远，基于DDS与PLL的跳频频率合成器的研究[硕士学位论文]，哈尔滨工业大学，2004
[41] 李健开，并行DDS激励PLL的微波捷变频综技术研究[硕士学位论文]，电子科技大学，2006
[42] 曹平，安琪，唐世悦等，基于非均匀采样模型的DDS相位截断误差谱分析，电子与信息学报，2006年11月，Vol．28 No．11，PP：2182-2185
[43] 李海松，张奇容，权海洋，DDS的相位截断及相应的杂散信号分析，微电子与计算机，2006年第23卷第2期，PP：141-143
[44] 田新广，张尔扬，邬书跃，DDS幅度量化杂散信号的频谱研究，通信学报，2003年7月，Vol．24 No．7，PP：79-85
[45] 熊燕，直接数字频率合成器的频谱分析及ROM压缩算法研究[硕士学位论文]，中山大学，2005
[46] 欧阳文伟，ADC和DAC工作原理比较和发展现状，湖北教育学院学报，2005年3月，第22卷第2期，PP：67-69
[47] 林明权，《VHDL数字控制系统设计范例》，北京：电子工业出版社，2003．1
[2] Zvi Galani & Richard A. Campbell, "An Overview of Frequency Synthesizers for Radars" , IEEE TRANSACTIONS ON MICROWAVE THEORY AND TECHNIQUES, 1991. 5, VOL 39(5), PP: 782-790
[3] Yasuaki SUMI, Novel Fractional-N PLL Frequency Synthesizer with Reduced Phase Error, Proceedings of IEEE Asia Pacific Conference on Circuits and Systems ' 96, November 18-21, 1996, Seoul, Korea, PP:45-48
[4] Mini-Circuts, Optimizing VCO/PLL Evaluations & PLL Synthesizer Deisgns.
[5] B. H Hutchinson, Jr., "Contemporary frequency synthesis techniques, " Frequency Synthesis: Techniques and Applications, J.Gorski-Popiel.Ed., New York: IEEE Press, 1975, PP:25-45
[6] Heung-Gyoon Ryu & Hyun-Seok Lee, Analysis and minimization of Phase Noise of the Digital Hybrid PLL Frequency Synthesizer, IEEE Transactions on Consumer Electronics, 2002.5, Vol. 48(2), PP:304-312
[7] Analog Devices Inc, A technical Turorial on Digital Signal Synthesis, 1999
[8] Dean Banerjee, PLL Performance, Simulation, and Design (4th Edition), 2006
[9] Mike Curtin & Paul O' brien, Phase-Locked Loops for High-Frequency Receivers and Transmitters, Analog Dialogue (Analog Devices), 1999
[10] Urich L.Robde and David P. Newkirk, RF/Microwave Circuit Design for Wireless Application, 2000.3
[11] Sunderland, Strauch & Wharfield etc., CMOS/SOS frequency synthesizer LSI circuit for spread spectrum communications, IEEE Journal of Volume 19, Issue 4, 1984.8, PP: 497 - 506
[12] Venceslav F. Kroupa, Vaclav Ciack, Jarmil Stursa & Hana Svandova, Spurious Signals in Direct Digital Frequency Synthesizers Due to the Phase Truncation, IEEE transactions on Ultrasonics, Ferroelectrics, and Frequency Control, 2000.12, Vol. 47, No. 5, PP:1166-1172
[13] John Miles & Richard Hosking, A Versatile Hybrid Synthesizer for UHF/Microwave Projects, QEX/Communications Quarterly, 2004.3
[14] Walt Jung & John McDonald, Power supply Noise Reduction and Filtering, Analog Device.
[15] Analog Device Inc, 400 MSPS 14-bit, 1.8V CMOS Direct Digital Synthesizer,AD9952 Dtat sheet, 2003
[16] Analog Device Inc, RF PLL Frequency Synthesizers, ADF4113 Data sheet, 2004
[17] Mini-Circuits, Surface Mount Voltage Controlled Oscillator, ROS-215OVW Data sheet,
[18] Xilinx Inc, Spartan-3 FPGA Family: Complete Data sheet, Data sheet, 2006,4
[19] Analog Device Inc, High Accuracy, Ultralow I_Q,1A, anyCAP~(?) Low Dropout Regulator, ADP3338 Data sheet
[20] 北京青云创新公司，LCM Specifications，LCM 1602B Data sheet，2005，4
[21] Roland E．Best，《Phase—Locked Loops Design，Simulation，and Applications》，北京：清华大学出版社，2003
[22] 陈邦媛，《射频通信电路》，北京：科学出版社，2002
[23] 邱迎锋，刘光斌，频率合成技术：历史、现状及发展，工业仪表与自动化装置，2005年第5期，12—14页
[24] 迟忠君，徐云，常飞，频率合成技术发展概述，现代科学仪器，2006，3，21—28页
[25] 张伟，采用DDS+PLL技术实现的L波段频率合成器，微计算机信息，2005年第21卷第11-2期，PP：154-156
[26] 万天才，频率合成器发展动态，微电子学，2004年8月，Vol．34，NO 4，PP：366-376
[27] 森荣二[著]，薛培鼑[译]，《LC滤波器设计与制作》，北京：科学出版社，2005
[28] 高树廷，刘洪升，频率源综述，火控雷达技术，2004年3月，PP：43-46
[29] 王玉珍，李袁柳，现代频率合成技术发展状况及分析，宇航计测技术，2003年6月，Vol．23，No．3，PP：61-64
[30] 李毅，基于DDS和PLL的扫频信号源设计[硕士学位论文]，南京理工大学，2005
[31] 王志华，吴恩德，CMOS射频集成电路的现状与发展，电子学报，2001年2月，Vol．29 No．2，PP：233-238
[32] 方立军，马骏，王元庆，现代频率合成中的分数分频与锁频环，现代雷达，2002年5月，PP：68-72
[33] 张贵福，王凌，唐高弟，数字化频率综合器的相位噪声分析与估算，信息与电子工程，2003年12月，Vol．1(4)，PP：277-280
[34] 陈凌云，C波段频率合成器的研制[硕士学位论文]，南京理工大学，2005
[35] 陈世伟，《锁相环路原理及应用》，北京：兵器工业出版社，1990
[36] 张其善，柳重堪，梁钊，《锁相频率合成》(译)，北京：人民邮电出版社，1984
[37] 戴逸民，《频率合成与锁相技术》，合肥；中国科学技术大学出版社，1995
[38] 郑继禹，万心平，张厥盛，《锁相环路原理与应用》，北京：人民邮电出版社，1984
[39] 张厥胜，曹丽娜，《锁相与频率合成技术》，成都：电子科技大学出版社，1995
[40] 朱明远，基于DDS与PLL的跳频频率合成器的研究[硕士学位论文]，哈尔滨工业大学，2004
[41] 李健开，并行DDS激励PLL的微波捷变频综技术研究[硕士学位论文]，电子科技大学，2006
[42] 曹平，安琪，唐世悦等，基于非均匀采样模型的DDS相位截断误差谱分析，电子与信息学报，2006年11月，Vol．28 No．11，PP：2182-2185
[43] 李海松，张奇容，权海洋，DDS的相位截断及相应的杂散信号分析，微电子与计算机，2006年第23卷第2期，PP：141-143
[44] 田新广，张尔扬，邬书跃，DDS幅度量化杂散信号的频谱研究，通信学报，2003年7月，Vol．24 No．7，PP：79-85
[45] 熊燕，直接数字频率合成器的频谱分析及ROM压缩算法研究[硕士学位论文]，中山大学，2005
[46] 欧阳文伟，ADC和DAC工作原理比较和发展现状，湖北教育学院学报，2005年3月，第22卷第2期，PP：67-69
[47] 林明权，《VHDL数字控制系统设计范例》，北京：电子工业出版社，2003．1