高速数据复接器的研究与实现
摘要
本课题是“成像地检设备的研制与设计”的一部分，研究的主要内容是接收CCD相机通过Camera Link接口传送过来的88路10bit／10MHz的图像数据，对其中的每四路信号进行复接，得到一路10bit／40M的视频信号，然后将复接后的22路信号通过Camera Link接口输出给后端处理单元。
当前，在绝大部分应用中实施数字复接的主要方法是按位复接，并且是在各种规定等级上用专用芯片或模拟电路来实现的。虽在近几年中也有采用可编程逻辑器件来实现数字复接技术，但基本上局限于按位复接和按字节复接的方法。按位复接和按字节复接设备简单，容易实现，但是在复接时破坏了各输入支路的帧结构，并且需要插入各种同步码，没有充分利用Camera Link接口中的视频同步信号。在对目前的复接方法仔细研究后，本文采用了按帧复接的方法并对其进行改进后用CPLD实现，这种方法充分利用了Camera Link接口中的视频同步信号，仅对各输入支路的视频数据信号进行复接，而没有复接视频同步信号，不需要插入控制码流。因此，后端的处理单元不需要特定的分接器也可以轻易实现分接。另外，该方法对输入支路上出现的传输延误有较强的纠正性，是一个具有较强鲁棒性的复接系统。
This subject is a part of "Imaging Inspection for Ground System ", which receives 88 channels image data of 10bit/10MHz from CCD, save and display it at the same time. This subject is the pre-processing part of the whole system, it receives image data from CCD and multiplexes four tributary signals into one channel signal that is image data of 10bit/40MHzo
But in most applications, the implementation of digital multiplexer adopt multiplexing based on bit primarily by Application Specific Intergrated Circuit (ASIC) or analog circuit on specified orders. Although in recent years, Programmable Logic Device(PLD)has been used in digital multiplexing, they are limited to multiplexing based on bit and multiplexing based on byte. These methods are easily implemented and required simple equipment, but they destroy frame structure and require to insert some synchronous code?In addition, these method can't utilize synchronous signal of Camera Link Interface Standard effectively. After careful research of current multiplex methods, the paper adopts and improve multiplexing based on frame and implement it by CPLD. The method ultize synchronous signal of Camera Link effectively and needn't insert synchronous code in multiplexed signal.Thus, the followed processing DSP unit can implement demultiplexing easily even without given demultiplexer. In addition, the method can str
ongly correct some error caused by delaying on input . It is a good robustness system.
当前，在绝大部分应用中实施数字复接的主要方法是按位复接，并且是在各种规定等级上用专用芯片或模拟电路来实现的。虽在近几年中也有采用可编程逻辑器件来实现数字复接技术，但基本上局限于按位复接和按字节复接的方法。按位复接和按字节复接设备简单，容易实现，但是在复接时破坏了各输入支路的帧结构，并且需要插入各种同步码，没有充分利用Camera Link接口中的视频同步信号。在对目前的复接方法仔细研究后，本文采用了按帧复接的方法并对其进行改进后用CPLD实现，这种方法充分利用了Camera Link接口中的视频同步信号，仅对各输入支路的视频数据信号进行复接，而没有复接视频同步信号，不需要插入控制码流。因此，后端的处理单元不需要特定的分接器也可以轻易实现分接。另外，该方法对输入支路上出现的传输延误有较强的纠正性，是一个具有较强鲁棒性的复接系统。
This subject is a part of "Imaging Inspection for Ground System ", which receives 88 channels image data of 10bit/10MHz from CCD, save and display it at the same time. This subject is the pre-processing part of the whole system, it receives image data from CCD and multiplexes four tributary signals into one channel signal that is image data of 10bit/40MHzo
But in most applications, the implementation of digital multiplexer adopt multiplexing based on bit primarily by Application Specific Intergrated Circuit (ASIC) or analog circuit on specified orders. Although in recent years, Programmable Logic Device(PLD)has been used in digital multiplexing, they are limited to multiplexing based on bit and multiplexing based on byte. These methods are easily implemented and required simple equipment, but they destroy frame structure and require to insert some synchronous code?In addition, these method can't utilize synchronous signal of Camera Link Interface Standard effectively. After careful research of current multiplex methods, the paper adopts and improve multiplexing based on frame and implement it by CPLD. The method ultize synchronous signal of Camera Link effectively and needn't insert synchronous code in multiplexed signal.Thus, the followed processing DSP unit can implement demultiplexing easily even without given demultiplexer. In addition, the method can str
ongly correct some error caused by delaying on input . It is a good robustness system.
引文
1．张喜山。用FPGA实现数字复接。电子科技大学硕士论文。2001．5。
2．范丽珍。数字复接器的FPGA设计与实现。电子科技大族阿硕士论文。2002．2。
3．王瀚最，曾烈光。全数字化PDH复接系统的设计。电信科学。1998，4。
4．牛立新，杨钧。用FPGA实现PDH到SDH的高阶映射。光通信研究。1997，2。
5．Brian Faith，Joaquin Avlles。利用高速、大容量FPGA的片上RAM实现155MbpsATM。电子产品世界。1999．9。
6．Xilinx公司。用Spartan ~(TM)-Ⅱ实现Reed-Solomon编码／译码方案。电子产品世界：设计新苑。2000．6。
7．王永和，卜长。采用FPGA实现Ⅱ／4 DQPSK调制器。北方交通大学学报。Vol 24，No 5 Oct 2000。
8．王建军。用FPGA技术实现数字通信中的扰码与解扰。电子技术应用。1998，5。
9．王维涛，林岗，周汀。一个低码率级连码系统的设计与FPGA实现。微电子学。Vol 31．No 3．Jun 2001。
10．张赞，杨征，龚建荣。FPGA在软件无线电中的应用。电子工程师：通信技术与设备。Vol 27，No 1，2001。
11．黎文，方伟，朱维乐。用于DVD的MPEG2实时解复用器的FPGA设计和实现。电子科技大学学报。Vol 29，No 3，Apr 2000。
12．李维英，陈育斌，李建东。FPGA在多进制正交扩频通信系统中的应用。电子技术应用。2000．4。
13．宋文妙，范寒柏，鄂秀焕。用FPGA实现交织和解交织技术。电力系统通信。2001，3。
14．丁北生。FPGA技术在数据通信中的应用。实用测试技术。No 3．May．1998。
15. Maurizio Decina: Planning of a Digital Hierarchy IEEE Tans.on Communication Technology, Feb. 1972 Vol. Com-20, No. pp60-64.
16. H.HABERLE: Frame synchronizing PCM Systems, ITT Electrical ommunication 1969 Vol. 44, No. 4, pp280-287
17. N. Kuroyanagi H. Saito: Multiplexer-demultiplexer for PCM-16 System review of the electrical communication Laboratory 1969. Vol. 17, No. 5-6
18. F. J. Witt: an experimental 224Mbit/s Digital Multiplexer-Demultiplexer Using Pulse Stuffing Synchronization. BSTJ No. 9 1965 pp 1843—1885
19. Telecom Australia, J. A. Bylstra and R. Coxhill: A Handbook for the 8448kbit/s Digital Multiplex, Jun 17 1967
20. CCITT: Period 1981-1984 COMXV Ⅲ-No; China: A simple 2048/34368kbit/s Digital Multiplex.
21．孙玉。数字复接技术。人民邮电出版社。1991。
22．肖定中，肖萍萍。数字通信终端及复接设备。北京邮电学院出版社。1991。
23．谭扬林。数字通信原理。电子工业出版社。2001-12。
24．刘颖，王春悦，赵蓉。数字通信原理与技术。北京邮电出版社。1999-10。
25．樊昌信等。通信原理。国防工业出版社。2001
26. Specitfications of the Camera Link Interface Standard for Digital Cameras and Frame Grabbers
27. National Semiconductor, LVDS fvner's Manual:A General Design Guide Col National's Low Voltage Differential Signaling (LVDS) and Bus LVDS Products, www.national.com/appinfo/lvds/.
28．Stephen Kempainen。低压差分信令(LVDS)}Insight，2000年第5卷第2期。
29．宋万杰，罗丰，吴顺君。CPLD技术及其应用。西安电子科技大学出版社。1999-9。
30．张明。Verilog HDL实用教程。电子科技大学出版社。1999。
31．褚振勇，翁木云。FPGA设计及应用。西安电子科技大学出版社。2002
32．王金明等。数字系统设计与Verilog HDL。电子工业出版社。2002。
33．常晓明。Verilog HDL实践与应用系统设计。北京航空航天出版社。2003。
34．杜建国。Verilog HDL硬件描述语言。国防工业出版社。2004。
35．夏宇闻。复杂数字电路与系统的Verilog HDL设计技术。北京航空航天出版社。1998。
36．汪国强。现代数字逻辑电路。电子工业出版社。2002．08。
37．龙忠琪、贾立新。数字集成电路教程。科学出版社。2001．05。
38. IDT Corporation, IDT 72v223～293 Technical Reference Manual, 2002.05, Integrated Device Technology corporation.
39. MAX 3000A Programmable Logic Device Family Data Sheet, JUN 2003. Altera Corp. http://www. altera.com/literature/lit-m3k.jsp.
40. http://cache.national,com/ds/DS/DS90CR285.pdf
2．范丽珍。数字复接器的FPGA设计与实现。电子科技大族阿硕士论文。2002．2。
3．王瀚最，曾烈光。全数字化PDH复接系统的设计。电信科学。1998，4。
4．牛立新，杨钧。用FPGA实现PDH到SDH的高阶映射。光通信研究。1997，2。
5．Brian Faith，Joaquin Avlles。利用高速、大容量FPGA的片上RAM实现155MbpsATM。电子产品世界。1999．9。
6．Xilinx公司。用Spartan ~(TM)-Ⅱ实现Reed-Solomon编码／译码方案。电子产品世界：设计新苑。2000．6。
7．王永和，卜长。采用FPGA实现Ⅱ／4 DQPSK调制器。北方交通大学学报。Vol 24，No 5 Oct 2000。
8．王建军。用FPGA技术实现数字通信中的扰码与解扰。电子技术应用。1998，5。
9．王维涛，林岗，周汀。一个低码率级连码系统的设计与FPGA实现。微电子学。Vol 31．No 3．Jun 2001。
10．张赞，杨征，龚建荣。FPGA在软件无线电中的应用。电子工程师：通信技术与设备。Vol 27，No 1，2001。
11．黎文，方伟，朱维乐。用于DVD的MPEG2实时解复用器的FPGA设计和实现。电子科技大学学报。Vol 29，No 3，Apr 2000。
12．李维英，陈育斌，李建东。FPGA在多进制正交扩频通信系统中的应用。电子技术应用。2000．4。
13．宋文妙，范寒柏，鄂秀焕。用FPGA实现交织和解交织技术。电力系统通信。2001，3。
14．丁北生。FPGA技术在数据通信中的应用。实用测试技术。No 3．May．1998。
15. Maurizio Decina: Planning of a Digital Hierarchy IEEE Tans.on Communication Technology, Feb. 1972 Vol. Com-20, No. pp60-64.
16. H.HABERLE: Frame synchronizing PCM Systems, ITT Electrical ommunication 1969 Vol. 44, No. 4, pp280-287
17. N. Kuroyanagi H. Saito: Multiplexer-demultiplexer for PCM-16 System review of the electrical communication Laboratory 1969. Vol. 17, No. 5-6
18. F. J. Witt: an experimental 224Mbit/s Digital Multiplexer-Demultiplexer Using Pulse Stuffing Synchronization. BSTJ No. 9 1965 pp 1843—1885
19. Telecom Australia, J. A. Bylstra and R. Coxhill: A Handbook for the 8448kbit/s Digital Multiplex, Jun 17 1967
20. CCITT: Period 1981-1984 COMXV Ⅲ-No; China: A simple 2048/34368kbit/s Digital Multiplex.
21．孙玉。数字复接技术。人民邮电出版社。1991。
22．肖定中，肖萍萍。数字通信终端及复接设备。北京邮电学院出版社。1991。
23．谭扬林。数字通信原理。电子工业出版社。2001-12。
24．刘颖，王春悦，赵蓉。数字通信原理与技术。北京邮电出版社。1999-10。
25．樊昌信等。通信原理。国防工业出版社。2001
26. Specitfications of the Camera Link Interface Standard for Digital Cameras and Frame Grabbers
27. National Semiconductor, LVDS fvner's Manual:A General Design Guide Col National's Low Voltage Differential Signaling (LVDS) and Bus LVDS Products, www.national.com/appinfo/lvds/.
28．Stephen Kempainen。低压差分信令(LVDS)}Insight，2000年第5卷第2期。
29．宋万杰，罗丰，吴顺君。CPLD技术及其应用。西安电子科技大学出版社。1999-9。
30．张明。Verilog HDL实用教程。电子科技大学出版社。1999。
31．褚振勇，翁木云。FPGA设计及应用。西安电子科技大学出版社。2002
32．王金明等。数字系统设计与Verilog HDL。电子工业出版社。2002。
33．常晓明。Verilog HDL实践与应用系统设计。北京航空航天出版社。2003。
34．杜建国。Verilog HDL硬件描述语言。国防工业出版社。2004。
35．夏宇闻。复杂数字电路与系统的Verilog HDL设计技术。北京航空航天出版社。1998。
36．汪国强。现代数字逻辑电路。电子工业出版社。2002．08。
37．龙忠琪、贾立新。数字集成电路教程。科学出版社。2001．05。
38. IDT Corporation, IDT 72v223～293 Technical Reference Manual, 2002.05, Integrated Device Technology corporation.
39. MAX 3000A Programmable Logic Device Family Data Sheet, JUN 2003. Altera Corp. http://www. altera.com/literature/lit-m3k.jsp.
40. http://cache.national,com/ds/DS/DS90CR285.pdf