直接数字频率合成器的设计
|
摘要
本文详细介绍了直接数字频率合成器(DDS)的工作原理、基本结构;分析了理想频谱图,并总结出了DDS的噪声来源:相位截断误差、幅度量化误差、DAC的非线性转换误差、时钟泄漏和开关暂态引起的杂散等。并针对其特点,采用时域波形分析的方法,分析了噪声来源对DDS输出频谱的影响。
其次,本文在对现有DDS技术的大量文献调研的基础上,提出了符合FPGA结构的DDS设计方案并利用MAX+PLUSII软件在Altera公司的FLEX10K系列器件上进行了实现。主要研究内容包括:
1)可以实现LFM(Linear Frequency Modulation)功能的32位流水线相位累加器的设计;
2)基于ROM的相位-幅度转换器的设计;
3)详细地介绍了ROM存储器的各种压缩方法并提出了对ROM存储器的改进;
4)详细介绍了几种降低杂散的方法,并对其中的相位抖动法进行了理论分析;
5)在MAX+PLUSII软件下实现电路的时序仿真和在MATLAB语言下进行电路仿真;
6)简单研究了DDS+PLL混合频率合成器;
通过实验表明,使用流水线结构加法器、加法器最低位修正、相位抖动法和ROM压缩等技术,用FPGA设计的直接数字频率合成器在满足系统性能的条件下,可以减少芯片面积,提高器件的运行速度,从而降低其生产成本。
In this paper, we shall introduce the structure, basic principle and ideal frequency spectrum of direct digital frequency synthesizer (DDS), and conclude some sources of output spurious signal in DDS: such as phase-truncation error, amplitude quantization error, digital to analog non-linearity error, clock leak error and switch transient error etc. Then in light of their properties, we adopt the method of time-domain waveform to analyze these influence generated by them in the output spectrum and provide the distribute pattern of their error frequency spectrum.
In this work, after reviewing a lot of literatures published on DDS technology, a DDS scheme based on FPGAs’structure are proposed, and implemented in Altera’s FLEX10K series FPGAs using MAX+PLUSII tool.
The research including:
1) Design of pipelining 32-bit frequency-phase accumulator with LFM(Linear Frequency Modulation);
2) Design of phase-amplitude converter based on sin ROM Look Up Table;
3) Introduce of various ROM register’s compression methods in detail, and bring forward the improvement of ROM register’s compression;
4) Present several methods about how to reduce the spurious frequency in detail, and emphasize introduce the dithering measure;
5) Implement emulator under MAX+PLUSII tool and use MATLAB language to carry out circuit emulator;
6) Simply study Hybrid Frequency Synthesis: DDS+PLL.
The experiment shows: used pipelining structures, modify the lowest bit of frequency-phase accumulator, phase dithering measure and look-up table compression etc methods, used FPGAs to realize DDS saved chip resources while satisfy the premise of functions.
其次,本文在对现有DDS技术的大量文献调研的基础上,提出了符合FPGA结构的DDS设计方案并利用MAX+PLUSII软件在Altera公司的FLEX10K系列器件上进行了实现。主要研究内容包括:
1)可以实现LFM(Linear Frequency Modulation)功能的32位流水线相位累加器的设计;
2)基于ROM的相位-幅度转换器的设计;
3)详细地介绍了ROM存储器的各种压缩方法并提出了对ROM存储器的改进;
4)详细介绍了几种降低杂散的方法,并对其中的相位抖动法进行了理论分析;
5)在MAX+PLUSII软件下实现电路的时序仿真和在MATLAB语言下进行电路仿真;
6)简单研究了DDS+PLL混合频率合成器;
通过实验表明,使用流水线结构加法器、加法器最低位修正、相位抖动法和ROM压缩等技术,用FPGA设计的直接数字频率合成器在满足系统性能的条件下,可以减少芯片面积,提高器件的运行速度,从而降低其生产成本。
In this paper, we shall introduce the structure, basic principle and ideal frequency spectrum of direct digital frequency synthesizer (DDS), and conclude some sources of output spurious signal in DDS: such as phase-truncation error, amplitude quantization error, digital to analog non-linearity error, clock leak error and switch transient error etc. Then in light of their properties, we adopt the method of time-domain waveform to analyze these influence generated by them in the output spectrum and provide the distribute pattern of their error frequency spectrum.
In this work, after reviewing a lot of literatures published on DDS technology, a DDS scheme based on FPGAs’structure are proposed, and implemented in Altera’s FLEX10K series FPGAs using MAX+PLUSII tool.
The research including:
1) Design of pipelining 32-bit frequency-phase accumulator with LFM(Linear Frequency Modulation);
2) Design of phase-amplitude converter based on sin ROM Look Up Table;
3) Introduce of various ROM register’s compression methods in detail, and bring forward the improvement of ROM register’s compression;
4) Present several methods about how to reduce the spurious frequency in detail, and emphasize introduce the dithering measure;
5) Implement emulator under MAX+PLUSII tool and use MATLAB language to carry out circuit emulator;
6) Simply study Hybrid Frequency Synthesis: DDS+PLL.
The experiment shows: used pipelining structures, modify the lowest bit of frequency-phase accumulator, phase dithering measure and look-up table compression etc methods, used FPGAs to realize DDS saved chip resources while satisfy the premise of functions.
引文
[1] 张厥盛,曹丽娜. 锁相与频率合成技术. 电子科技大学出版社. 1995. 7-10.
[2] 赵宏飞. 4-8GHz 宽带 DDS 锁相扫描源的研制. 电子科技大学硕士学位论文. 2002. 10-13.
[3] 安建平. DDS/PLL 频率合成技术的研究. 北京理工大学博士学位论文. 2001. 5-7.
[4] 郝巨昕. 高纯频谱 DDS-PLL 线性调频频率合成器的研制. 电子科技大学硕士学位论文. 2000. 3. 2-5.
[5] D. A. Sutherland, R. A. Strauch, S. S. Wharfield. CMOS/SOS Frequency Synthesizer LSI Circuit for Spectrum Communications[J]. IEEE Solid State Circuit, 1984,19(8). 497-505.
[6] 李海. DDS 综合调制器的研究. 西安电子科技大学硕士学位论文. 2002. 4-5.
[7] 刘光辉. 并行 DDS 频率源技术研究. 电子科技大学硕士学位论文. 2002. 7-10.
[8] 孟玉洁、贾怀义、陶成. DDS 中几种关键的 ROM 压缩方法. 天津通信技术. 2004.1 第 1 期. 37-39.
[9] 王晓音、宗志毅、庞伟正. 实现 DDS 的波形存储表幅度值压缩方法. 遥测遥控. 2004.3 第 25 卷第 2 期. 55-59.
[10] 杨玉梅. 直接数字频率合成器(DDS)杂散谱计算机仿真. 电子科技大学硕士学位论文. 2003. 16-19.
[11] 彭清泉. 直接数字频率合成器高纯频谱频率源的研究. 电子科技大学硕士论文. 2001. 27-34.
[12] D.A.Sunderland. CMOS/SOS frequency synthesizer LSI circuit for spread spectrum communication. IEEE Journal of Solid System Circuit. 1984, SC-19(8). 497-505.
[13] H.T.Nicholas, Henry Samueil. An Analysis of the output Spectrum of the Direct Digital Frequency Synthesizer in the Presence of Phase-Accumulator Truncation. IEEE, 41”AFCS, 1987:495-502.
[14] 刘光辉. 并行 DDS 频率源技术研究. 电子科技大学硕士学位论文. 2002. 32-35.
[15] Dick Chris, Harris Fred. Configurable logic for digital communications: It’s about time. Conference Record of the Asilomar Conference on Signal, Systems and Computers. 1999(1). 564-568.
[16] M Cummings. Technology Alternative For Implementing Software Defined RadioProceedings). ACTS Software Radio Conf. 1998(6). 103-109.
[17] Mc Closkey, James. Application of VHDL to software radio technology (Proceedings). The 1998 IEEE International Verilog HDL Conference Mar 16-19. 1998. 90-95.
[18] 郭军朝,王森章. 一种高速低功耗直接数字频率合成器的设计与实现. 微电子学,2004.10(5):572-574.
[19] 史喆，杨银堂.DDFS 逻辑优化设计 Verilog 实现.微电子学与计算机.2004,5,第 21 卷(5).37-40.
[20] 徐惠民.数字逻辑设计与 VHDL 描述.机械工业出版社.2004. 34-54.
[21] 夏宇闻. Verilog 数字系统设计教程. 北京航空航天大学出版社. 2003.7. 135-149.
[22] J.Bhasker 著,徐振林等译. Verilog HDL 硬件描述语言. 机械工业出版社. 2000. 54-62.
[23] 张明. Verilog HDL 实用教程. 电子科技大学出版社. 1999.11. 79-85.
[24] 单玉华. 基于 DDS 频率合成杂散抑制技术的研究。电子科技大学硕士学位论文.35-42.
[25] 姜雪松,刘东升. 硬件描述语言 VHDL 教程. 西安交通大学出版社. 2004.6. 149-168.
[26] 夏宇闻. 从算法设计到硬件逻辑的实现—实验练习与 Verilog 语法手册. 高等教育出版社. 2001.6. 47-62.
[27] M.J.Flanagan and G.A.Zimmerman. Spur-reduced digital Sinusoid Synthsis. IEEE Transactions on communication, Vol.43, No.7, July 1995. 2254-2262.
[28] 孟玉洁、贾怀义、陶成. DDS 中几种关键的 ROM 压缩方法.天津通信技术. 2004.1 第 1 期. 37-39.
[29] 夏宇闻著. 从算法设计到硬件逻辑的实现:复杂数字逻辑系统的 Verilog HDL设计技术方法[M]. 高等教育出版社. 2001. 109-113.
[30] 程国兵,刘拥军,苟彦新.基于 FPGA 的直接数字频率合成器的实现。通讯技术与设备.2003,12(29).25-27.
[31] 马年磊.基于 DDS 的短波差分跳频频率合成器的设计与研究。天津大学硕士学位论文. 2004. 38-41.
[32] 郭德淳. 直接数字频率合成技术研究与实现. 北京理工大学博士学位论文. 2001. 25-34.
[33] 袁伟,葛临东. DDS+PLL 短波频率合成器设计. 传感器与仪器仪表. 2005.21卷(7-1). 139-141.
[2] 赵宏飞. 4-8GHz 宽带 DDS 锁相扫描源的研制. 电子科技大学硕士学位论文. 2002. 10-13.
[3] 安建平. DDS/PLL 频率合成技术的研究. 北京理工大学博士学位论文. 2001. 5-7.
[4] 郝巨昕. 高纯频谱 DDS-PLL 线性调频频率合成器的研制. 电子科技大学硕士学位论文. 2000. 3. 2-5.
[5] D. A. Sutherland, R. A. Strauch, S. S. Wharfield. CMOS/SOS Frequency Synthesizer LSI Circuit for Spectrum Communications[J]. IEEE Solid State Circuit, 1984,19(8). 497-505.
[6] 李海. DDS 综合调制器的研究. 西安电子科技大学硕士学位论文. 2002. 4-5.
[7] 刘光辉. 并行 DDS 频率源技术研究. 电子科技大学硕士学位论文. 2002. 7-10.
[8] 孟玉洁、贾怀义、陶成. DDS 中几种关键的 ROM 压缩方法. 天津通信技术. 2004.1 第 1 期. 37-39.
[9] 王晓音、宗志毅、庞伟正. 实现 DDS 的波形存储表幅度值压缩方法. 遥测遥控. 2004.3 第 25 卷第 2 期. 55-59.
[10] 杨玉梅. 直接数字频率合成器(DDS)杂散谱计算机仿真. 电子科技大学硕士学位论文. 2003. 16-19.
[11] 彭清泉. 直接数字频率合成器高纯频谱频率源的研究. 电子科技大学硕士论文. 2001. 27-34.
[12] D.A.Sunderland. CMOS/SOS frequency synthesizer LSI circuit for spread spectrum communication. IEEE Journal of Solid System Circuit. 1984, SC-19(8). 497-505.
[13] H.T.Nicholas, Henry Samueil. An Analysis of the output Spectrum of the Direct Digital Frequency Synthesizer in the Presence of Phase-Accumulator Truncation. IEEE, 41”AFCS, 1987:495-502.
[14] 刘光辉. 并行 DDS 频率源技术研究. 电子科技大学硕士学位论文. 2002. 32-35.
[15] Dick Chris, Harris Fred. Configurable logic for digital communications: It’s about time. Conference Record of the Asilomar Conference on Signal, Systems and Computers. 1999(1). 564-568.
[16] M Cummings. Technology Alternative For Implementing Software Defined RadioProceedings). ACTS Software Radio Conf. 1998(6). 103-109.
[17] Mc Closkey, James. Application of VHDL to software radio technology (Proceedings). The 1998 IEEE International Verilog HDL Conference Mar 16-19. 1998. 90-95.
[18] 郭军朝,王森章. 一种高速低功耗直接数字频率合成器的设计与实现. 微电子学,2004.10(5):572-574.
[19] 史喆，杨银堂.DDFS 逻辑优化设计 Verilog 实现.微电子学与计算机.2004,5,第 21 卷(5).37-40.
[20] 徐惠民.数字逻辑设计与 VHDL 描述.机械工业出版社.2004. 34-54.
[21] 夏宇闻. Verilog 数字系统设计教程. 北京航空航天大学出版社. 2003.7. 135-149.
[22] J.Bhasker 著,徐振林等译. Verilog HDL 硬件描述语言. 机械工业出版社. 2000. 54-62.
[23] 张明. Verilog HDL 实用教程. 电子科技大学出版社. 1999.11. 79-85.
[24] 单玉华. 基于 DDS 频率合成杂散抑制技术的研究。电子科技大学硕士学位论文.35-42.
[25] 姜雪松,刘东升. 硬件描述语言 VHDL 教程. 西安交通大学出版社. 2004.6. 149-168.
[26] 夏宇闻. 从算法设计到硬件逻辑的实现—实验练习与 Verilog 语法手册. 高等教育出版社. 2001.6. 47-62.
[27] M.J.Flanagan and G.A.Zimmerman. Spur-reduced digital Sinusoid Synthsis. IEEE Transactions on communication, Vol.43, No.7, July 1995. 2254-2262.
[28] 孟玉洁、贾怀义、陶成. DDS 中几种关键的 ROM 压缩方法.天津通信技术. 2004.1 第 1 期. 37-39.
[29] 夏宇闻著. 从算法设计到硬件逻辑的实现:复杂数字逻辑系统的 Verilog HDL设计技术方法[M]. 高等教育出版社. 2001. 109-113.
[30] 程国兵,刘拥军,苟彦新.基于 FPGA 的直接数字频率合成器的实现。通讯技术与设备.2003,12(29).25-27.
[31] 马年磊.基于 DDS 的短波差分跳频频率合成器的设计与研究。天津大学硕士学位论文. 2004. 38-41.
[32] 郭德淳. 直接数字频率合成技术研究与实现. 北京理工大学博士学位论文. 2001. 25-34.
[33] 袁伟,葛临东. DDS+PLL 短波频率合成器设计. 传感器与仪器仪表. 2005.21卷(7-1). 139-141.