8051 IP软核容错技术研究
摘要
随着我国航天事业的发展,高密度集成电子器件在航天器的研制中被大量使用。然而随着器件集成度的提高和工作电压的降低,空间辐射环境对电子系统的影响越来越多。空间辐射环境对电子系统的损害最主要的是单粒子效应(SEE)。它们会使器件失效或者工作状态发生改变,影响电子设备的可靠运行,因此有必要研究依靠自身的技术解决这些问题的方法。
IP技术是近年来发展极为迅速的一种技术,并且已广泛的应用工业生产、航空航天等等行业。IP技术具有的灵活、易实现的特点决定了它作为提高电子设计可靠性的一个重要方法。IP软核作为IP技术实现的一个重要途径,具有可裁剪、灵活定制以及可方便构成片上Soc系统的特点,在航天工业中己得到广泛应用,因此,有必要对IP软核的容错技术做专门研究。
本文的主要工作是在开源MC8051IP软核的基础上研究并实现针对SEE的高可靠性8051IP软核。本文采用TMR、EDAC等技术对原MC8051IP核进行了加固定制。并且对加固后的IP核进行了软件仿真及硬件电路测试,实现了一个可用于实际设计的高可靠性8051IP软核。
With the development of spaceflight in our country, high integrated density device was widely used In the design of space probe. However, the infection on space devices from the space environment is more and more frequent because of the device integration density is keeping higher and the working voltage is keeping lower. The main damage resource for space electronic device in the space environment is signal event effect(SEE). It will make the device invalidation or it's working state changed, affect the high dependability working of devices. So we have to find some ways to resolve these problems with our own technology
The IP technology is one of the most fast developing technologies, and it is widely used in the industry production and spaceflight and navigates. It will be an important method enhance the dependability of space devices because it is flexible and easy to realize.As an important method, IP soft core is amendatory and can be customized easily and make up system on chip(SOC). Because of these advantages, IP soft core is widely used in the space industry. So it is necessary to do some special research on the fault tolerance technology.
The purpose of this paper is to research and realize a high dependability 8051 IP core to resist SEE based on MC8051 IP core. We have enhanced the IP core with TMR and EDAC, and have designed hardware test system to test the final result. The test results show that we have got a high dependability 8051 IP soft core which can be used in reality design.
IP技术是近年来发展极为迅速的一种技术,并且已广泛的应用工业生产、航空航天等等行业。IP技术具有的灵活、易实现的特点决定了它作为提高电子设计可靠性的一个重要方法。IP软核作为IP技术实现的一个重要途径,具有可裁剪、灵活定制以及可方便构成片上Soc系统的特点,在航天工业中己得到广泛应用,因此,有必要对IP软核的容错技术做专门研究。
本文的主要工作是在开源MC8051IP软核的基础上研究并实现针对SEE的高可靠性8051IP软核。本文采用TMR、EDAC等技术对原MC8051IP核进行了加固定制。并且对加固后的IP核进行了软件仿真及硬件电路测试,实现了一个可用于实际设计的高可靠性8051IP软核。
With the development of spaceflight in our country, high integrated density device was widely used In the design of space probe. However, the infection on space devices from the space environment is more and more frequent because of the device integration density is keeping higher and the working voltage is keeping lower. The main damage resource for space electronic device in the space environment is signal event effect(SEE). It will make the device invalidation or it's working state changed, affect the high dependability working of devices. So we have to find some ways to resolve these problems with our own technology
The IP technology is one of the most fast developing technologies, and it is widely used in the industry production and spaceflight and navigates. It will be an important method enhance the dependability of space devices because it is flexible and easy to realize.As an important method, IP soft core is amendatory and can be customized easily and make up system on chip(SOC). Because of these advantages, IP soft core is widely used in the space industry. So it is necessary to do some special research on the fault tolerance technology.
The purpose of this paper is to research and realize a high dependability 8051 IP core to resist SEE based on MC8051 IP core. We have enhanced the IP core with TMR and EDAC, and have designed hardware test system to test the final result. The test results show that we have got a high dependability 8051 IP soft core which can be used in reality design.
引文
[1]张庆祥 杨兆铭.静态存储器多位翻转研究.原子能科学技术.Vol.35,2001:486-488
[2]黄海林,高可靠处理器体系研究,中国科学院研究生院博士论文,2006
[3]常允凤.基于FPGA的MCU IP核设计与研究,西北工业大学硕士论文.2005
[4]刘小俊.基于EDA技术的兼容MCS-51单片机IP核设计.武汉理工大学硕士论文.2005
[5]杨颂华 冯毛官 孙万蓉 胡力山.数字电子技术基础.西安:西安电子科技大学出版社,2000.
[6]袁俊全 孙敏琪 曹瑞.Verilog HDL数字系统设计及其应用.西安:西安电子科技大学出版社,2002.
[7]Mark I.Montrose刘元安.电磁兼容和印刷电路板.北京:人民邮电出版社,2002.
[8]任爱锋 初秀琴 常存 孙肖子.基于FPGA的嵌入式系统设计.西安:西安电子科技大学出版社,2004.
[9]Donald E.Thomas Philip R.Moorby著 刘明业,蒋敬旗,刁岚松译.硬件描述语言Verilog.第四版.北京:清华大学出版社,2001.
[10]谭浩强.C++程序设计.北京:清华大学出版社,2004.
[11]J.Bhasker著 徐振林 等译.Verilog HDL硬件描述语言.第二版.北京:机械工业出版社,2004.
[12]张义和.全能电路板设计OrCAD Layout Plus V9.北京:中国铁路出版社,2000.
[13]戴佳.51单片机C语言应用程序设计.北京:电子工业出版社,2006.
[14]求是科技.8051系列单片机C程序设计.北京:人民邮电出版社,2006.
[15]赵文博,刘文涛.单片机语言C51程序设计.北京:人民雨点出版社,2005.
[16]孙涵芳,徐爱卿.单片机原理及应用.北京:北京航空航天大学出版社,2002.
[17]王诚,吴继华.Altera FPGA/CPLD设计.北京:人民邮电出版社,2005.
[18]李海泉 李刚.系统可靠性分析与设计.北京:科学出版社,2003.
[19]陈微 戴葵.可靠性微处理器设计关键技术研究.华中科技大学学报(自然科学),2005(12):111-113
[20]贺朝会 李国政 罗晋生 刘恩科.CMOS SRAM单粒子效应解析分析.半导体学报,2002(2):174-178
[21]周胜雨 陈小敏.一种纠错编码器的FPGA实现.电子技术,2003(3):10-12
[22]陈晓华 贺朝会 王燕平.80C86单粒子效应试验研究.原子能科学与技术,2000(7):344-346
[23]焦慧芳 温平平 贾新章.CPU技术发展及其可靠性评价研究.微处理机,2005(4):3-6
[24]余莹 吴国芳 邓家梅.并行级联扩展汉明码的研究.无线电工程,2000(1):41-42
[25]周荣.基于FPGA的CPU的VHDL建模和设计.浙江工业大学学报,2006(10):550-558
[26]隋厚堂.几种256Kbit SRAM芯片的单粒子翻转规律.中国空间科学技术,1999(2):56-61
[27]曹德胜.纠错码在计算科学中的应用.华北矿业高等专科学校学报,2000(3):25-27
[28]杨雅 廖瑛 盖建宁 施敏华.星上FPGA抗闩锁设计.上海航天,2005(6):51-54
[29]许盛柯 华更新.星载计算机存储器的滞后检错纠错方法.航天控制,2002(4):28-33
[30]沈鸣杰 戴忠东 俞军.一种新型的抗单粒子翻转的D触发器.复旦学报,2006(4):475-479
[31]焦原军.MCU8051 IP core的设计.电子科技大学硕士学位论文,2005
[32]张庆祥 杨兆明.星用大容量存储器多位翻转实验研究.中国空间科学技术,2001(5):40-45
[33]张小平.CMOS集成电路抗辐射分析与设计.西安理工大学硕士学位论文,2003
[34]常允凤.基于FPGA的MCU IP核设计与研究.西北工业大学硕士学位论文,2005
[35]王喆.八位CPU IP核的研究与设计.大连理工大学硕士学位论文,2005
[36]Karlsson J.,Liden P..et al,Using heavy-ion radiation to validate fault-handling mechanisms,IEEE Micro,Vol.14,No.1,Feb 1994,p.8-23
[37]Sosnowski J.,Transient fault tolerance in digital systems,IEEE Micro,Vol.14,No.1,Feb 1994,p.24-35
[38]Armstrong JR.Chip-Level Modeling with VHDL.Prentice Hall,1989
[39]Douglas J.Smith.HDL Chip Design.Doone Publication,1998
[40]Markus Schutti,Markus Pfaff,Richartd Hagelauer,VHDL DESIGN OF EMBEDDED PROCESSOR CORES THE INDUSTRY STANDARD MICROCONTROLER 8051 AND 68HC11 Annual IEEE International ASIC Conference Sep 13—16 1998 Rochestor NY.USA.p265-269
[41]Mohanram K.,Touba N.A.,Cost-Effective Approach for Reducing Soft error Failure in Logic Circuits.In Proceedings of TTC 2003,Vol.1,Sept-Oct 2003,p.893-901
[42]Treuer R.,V.K.Agarwal,Built-in Self-Diagnosis for Repairable Embedded RAMs,IEEE Design and Test of Computers,June 1993,p.24-33
[43]Cyclone Ⅱ Device Hand Book,www.altera.com,2006
[44]TPS70445PWP datasheet,Texas Instruments,2003
[45]ADS930 datasheet,Texas Instruments,2001
[46]www.maxim-ic.com.cn
[2]黄海林,高可靠处理器体系研究,中国科学院研究生院博士论文,2006
[3]常允凤.基于FPGA的MCU IP核设计与研究,西北工业大学硕士论文.2005
[4]刘小俊.基于EDA技术的兼容MCS-51单片机IP核设计.武汉理工大学硕士论文.2005
[5]杨颂华 冯毛官 孙万蓉 胡力山.数字电子技术基础.西安:西安电子科技大学出版社,2000.
[6]袁俊全 孙敏琪 曹瑞.Verilog HDL数字系统设计及其应用.西安:西安电子科技大学出版社,2002.
[7]Mark I.Montrose刘元安.电磁兼容和印刷电路板.北京:人民邮电出版社,2002.
[8]任爱锋 初秀琴 常存 孙肖子.基于FPGA的嵌入式系统设计.西安:西安电子科技大学出版社,2004.
[9]Donald E.Thomas Philip R.Moorby著 刘明业,蒋敬旗,刁岚松译.硬件描述语言Verilog.第四版.北京:清华大学出版社,2001.
[10]谭浩强.C++程序设计.北京:清华大学出版社,2004.
[11]J.Bhasker著 徐振林 等译.Verilog HDL硬件描述语言.第二版.北京:机械工业出版社,2004.
[12]张义和.全能电路板设计OrCAD Layout Plus V9.北京:中国铁路出版社,2000.
[13]戴佳.51单片机C语言应用程序设计.北京:电子工业出版社,2006.
[14]求是科技.8051系列单片机C程序设计.北京:人民邮电出版社,2006.
[15]赵文博,刘文涛.单片机语言C51程序设计.北京:人民雨点出版社,2005.
[16]孙涵芳,徐爱卿.单片机原理及应用.北京:北京航空航天大学出版社,2002.
[17]王诚,吴继华.Altera FPGA/CPLD设计.北京:人民邮电出版社,2005.
[18]李海泉 李刚.系统可靠性分析与设计.北京:科学出版社,2003.
[19]陈微 戴葵.可靠性微处理器设计关键技术研究.华中科技大学学报(自然科学),2005(12):111-113
[20]贺朝会 李国政 罗晋生 刘恩科.CMOS SRAM单粒子效应解析分析.半导体学报,2002(2):174-178
[21]周胜雨 陈小敏.一种纠错编码器的FPGA实现.电子技术,2003(3):10-12
[22]陈晓华 贺朝会 王燕平.80C86单粒子效应试验研究.原子能科学与技术,2000(7):344-346
[23]焦慧芳 温平平 贾新章.CPU技术发展及其可靠性评价研究.微处理机,2005(4):3-6
[24]余莹 吴国芳 邓家梅.并行级联扩展汉明码的研究.无线电工程,2000(1):41-42
[25]周荣.基于FPGA的CPU的VHDL建模和设计.浙江工业大学学报,2006(10):550-558
[26]隋厚堂.几种256Kbit SRAM芯片的单粒子翻转规律.中国空间科学技术,1999(2):56-61
[27]曹德胜.纠错码在计算科学中的应用.华北矿业高等专科学校学报,2000(3):25-27
[28]杨雅 廖瑛 盖建宁 施敏华.星上FPGA抗闩锁设计.上海航天,2005(6):51-54
[29]许盛柯 华更新.星载计算机存储器的滞后检错纠错方法.航天控制,2002(4):28-33
[30]沈鸣杰 戴忠东 俞军.一种新型的抗单粒子翻转的D触发器.复旦学报,2006(4):475-479
[31]焦原军.MCU8051 IP core的设计.电子科技大学硕士学位论文,2005
[32]张庆祥 杨兆明.星用大容量存储器多位翻转实验研究.中国空间科学技术,2001(5):40-45
[33]张小平.CMOS集成电路抗辐射分析与设计.西安理工大学硕士学位论文,2003
[34]常允凤.基于FPGA的MCU IP核设计与研究.西北工业大学硕士学位论文,2005
[35]王喆.八位CPU IP核的研究与设计.大连理工大学硕士学位论文,2005
[36]Karlsson J.,Liden P..et al,Using heavy-ion radiation to validate fault-handling mechanisms,IEEE Micro,Vol.14,No.1,Feb 1994,p.8-23
[37]Sosnowski J.,Transient fault tolerance in digital systems,IEEE Micro,Vol.14,No.1,Feb 1994,p.24-35
[38]Armstrong JR.Chip-Level Modeling with VHDL.Prentice Hall,1989
[39]Douglas J.Smith.HDL Chip Design.Doone Publication,1998
[40]Markus Schutti,Markus Pfaff,Richartd Hagelauer,VHDL DESIGN OF EMBEDDED PROCESSOR CORES THE INDUSTRY STANDARD MICROCONTROLER 8051 AND 68HC11 Annual IEEE International ASIC Conference Sep 13—16 1998 Rochestor NY.USA.p265-269
[41]Mohanram K.,Touba N.A.,Cost-Effective Approach for Reducing Soft error Failure in Logic Circuits.In Proceedings of TTC 2003,Vol.1,Sept-Oct 2003,p.893-901
[42]Treuer R.,V.K.Agarwal,Built-in Self-Diagnosis for Repairable Embedded RAMs,IEEE Design and Test of Computers,June 1993,p.24-33
[43]Cyclone Ⅱ Device Hand Book,www.altera.com,2006
[44]TPS70445PWP datasheet,Texas Instruments,2003
[45]ADS930 datasheet,Texas Instruments,2001
[46]www.maxim-ic.com.cn